第5章數(shù)字邏輯電路復(fù)習(xí)要點(diǎn)-2016519

第5章復(fù)習(xí)要點(diǎn)第5章數(shù)字邏輯電路本章主要內(nèi)容5.3時(shí)序邏輯電路的分析5.1邏輯函數(shù)基礎(chǔ)5.2組合邏輯電路的分析1.“與”門(mén)電路即：有“0”出“0”，

全“1”出“1”Y=ABC邏輯表達(dá)式：邏輯符號(hào)：&ABYC00000010101011001000011001001111ABYC“與”門(mén)邏輯真值表2.“或”門(mén)電路即：有“1”出“1”，

全“0”出“0”Y=A+B+C邏輯表達(dá)式：邏輯符號(hào)：ABYC>100000011101111011001011101011111ABYC“或”門(mén)邏輯真值表3.“非”門(mén)電路10邏輯表達(dá)式：10AY“非”門(mén)邏輯真值表邏輯符號(hào)1AY4、與非門(mén)與非門(mén)的邏輯功能：有0出1；全1出0。與非門(mén)真值表或非門(mén)的邏輯功能：全0出1；有1出0?；蚍情T(mén)真值表5、或非門(mén)6.與或非門(mén)異或門(mén)功能：相異出1；相同出0。異或門(mén)真值表7.異或門(mén)同或門(mén)真值表同或門(mén)功能：相同出1；相異出0。8.同或門(mén)5.1邏輯函數(shù)基礎(chǔ)5.1.1邏輯函數(shù)的表示方法1、真值表ABCY00000010010001111000101111011111由真值表寫(xiě)出邏輯式的步驟：ABCY00000010010001111000101111011111ABCABCABCABC+++Y=2、邏輯式（邏輯函數(shù)表達(dá)式）邏輯式是把輸出與輸入之間的邏輯關(guān)系用與、或、非等運(yùn)算來(lái)表達(dá)的邏輯函數(shù)。找出真值表中使輸出變量Y為1的項(xiàng)；(2)將每一個(gè)Y為1的項(xiàng)，其輸

入變量按值為1時(shí)寫(xiě)成原變量，

值為0時(shí)寫(xiě)成反變量組合成一

個(gè)乘積項(xiàng)；(3)將這些乘積項(xiàng)相加，即得Y的邏輯式。3.邏輯圖運(yùn)算次序?yàn)橄确呛笈c再或，因此用三級(jí)電路實(shí)現(xiàn)。由邏輯符號(hào)及相應(yīng)連線構(gòu)成的電路圖?！罡鶕?jù)邏輯式畫(huà)邏輯圖的方法:將各級(jí)邏輯運(yùn)算用相應(yīng)邏輯門(mén)去實(shí)現(xiàn)。例如畫(huà)

的邏輯圖反變量用非門(mén)實(shí)現(xiàn)與項(xiàng)用與門(mén)實(shí)現(xiàn)相加項(xiàng)用或門(mén)實(shí)現(xiàn)基本邏輯關(guān)系小結(jié)

邏輯

符號(hào)

表達(dá)式與&ABYABY≥1或非1YAY=ABY=A+B與非&ABY或非ABY≥1異或=1ABYY=AB例2試寫(xiě)出下圖所示邏輯圖的邏輯式。解：邏輯圖分別由與非門(mén)、或門(mén)和非門(mén)構(gòu)成，根據(jù)門(mén)電路的邏輯符號(hào)，即可寫(xiě)出其邏輯式為4.邏輯函數(shù)表示方法的相互轉(zhuǎn)換邏輯函數(shù)的三種表示方法可以相互轉(zhuǎn)換，即可由真值表寫(xiě)出邏輯式；或由邏輯式畫(huà)出邏輯圖；也可根據(jù)邏輯圖寫(xiě)出邏輯式等。例3已知邏輯式為試畫(huà)出其邏輯圖。解：用邏輯符號(hào)代替邏輯式中的運(yùn)算符號(hào)，畫(huà)出邏輯圖如下圖所示。5.1.2邏輯函數(shù)的化簡(jiǎn)1、邏輯代數(shù)的基本公式德·摩根定理（反演律）2、邏輯函數(shù)的代數(shù)化簡(jiǎn)法邏輯函數(shù)的最簡(jiǎn)形式：門(mén)的個(gè)數(shù)少、門(mén)的種類(lèi)少、連線少（1）

利用還原律和摩根定律進(jìn)行變換，有：只要用一種與非門(mén)集成芯片就可以實(shí)現(xiàn)其邏輯電路例3化簡(jiǎn)1.應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)（1）并項(xiàng)法例4化簡(jiǎn)（2）配項(xiàng)法&&&&ABCF要求用與非門(mén)設(shè)計(jì)電路將與或式轉(zhuǎn)變?yōu)榕c非式：5.2組合邏輯電路的分析

數(shù)字電路按其完成邏輯功能的不同特點(diǎn)，可劃分為組合邏輯電路和時(shí)序邏輯電路兩大類(lèi)。一、組合邏輯電路

由門(mén)電路組成的邏輯電路叫組合邏輯電路。組合邏輯電路特點(diǎn)：－－電路無(wú)記憶功能即：組合電路在任一時(shí)刻的輸出狀態(tài)僅由該時(shí)刻的輸入信號(hào)

決定，而與電路原來(lái)的狀態(tài)無(wú)關(guān)☆

分析的主要步驟如下：

(1)由邏輯圖寫(xiě)表達(dá)式；根據(jù)給定的邏輯電路，從輸入端開(kāi)始，逐級(jí)推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式。

(2)化簡(jiǎn)表達(dá)式；

(3)列真值表；根據(jù)輸出函數(shù)表達(dá)式列出真值表。

(4)描述邏輯功能。用文字概括出電路的邏輯功能。5.2.1組合邏輯電路的分析所謂組合邏輯電路的分析，就是根據(jù)給定的邏輯電路圖，求出電路的邏輯功能。③④邏輯圖邏輯表達(dá)式最簡(jiǎn)表達(dá)式真值表確定功能②①5.2.2常見(jiàn)中規(guī)模組合邏輯器件1、半加器真值表00101001Ai

BiSi

Ci00011011兩個(gè)一位二進(jìn)制數(shù)本位和進(jìn)位加法器:

實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的電路，可分為半加器

和全加器。AiBiSi

CiCO∑半加器2、全加器真值表Ai

Bi

Ci-1Si

Ci00000101100111101010101本位和向高位的進(jìn)位0

0

10

10

0

110

0

10

111來(lái)自低位的進(jìn)位

列編碼表：

四位二進(jìn)制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示0~9十個(gè)數(shù)碼，最常用的是8421碼。000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD碼編碼表

譯碼是編碼的反過(guò)程，它是將代碼的組合譯成一個(gè)特定的輸出信號(hào)。(1)二進(jìn)制譯碼器8個(gè)3位譯碼器二進(jìn)制代碼高低電平信號(hào)4.譯碼器（3）顯示譯碼器將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式,并直觀地顯示出來(lái)的電路。常用的顯示器件:半導(dǎo)體數(shù)碼管、液晶數(shù)碼管、熒光數(shù)碼管、輝光數(shù)碼管等?！叨螖?shù)字顯示器（LED）10010111111Q3Q2Q1Q0agfedcb譯碼器二十進(jìn)制代碼(共陰極)abcdefggfedcba

半導(dǎo)體字顯示器的結(jié)構(gòu)：例：共陰極接法abcdefg011000011

0

110

1低電平時(shí)發(fā)光高電平時(shí)發(fā)光共陽(yáng)極接法abcgdef+dgfecbagfedcba共陰極接法abcdefg

5.3時(shí)序邏輯電路分析5.3.1觸發(fā)器

觸發(fā)器RS觸發(fā)器JK觸發(fā)器D觸發(fā)器T觸發(fā)器T′觸發(fā)器能夠存儲(chǔ)1位二值信號(hào)的基本單元電路統(tǒng)稱(chēng)為觸發(fā)器。觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本單元電路。（2）按數(shù)字的增減趨勢(shì)（1）按計(jì)數(shù)進(jìn)制

（3）按觸發(fā)器是否由同一計(jì)數(shù)脈沖控制

計(jì)數(shù)器主要用于對(duì)時(shí)鐘脈沖計(jì)數(shù)，分頻、定時(shí)的時(shí)序電路二進(jìn)制計(jì)數(shù)器二-十進(jìn)制計(jì)數(shù)器Ｍ進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器5.3.3計(jì)數(shù)器

異步計(jì)數(shù)器小結(jié)：異步計(jì)數(shù)器的各觸發(fā)器的時(shí)鐘脈沖端不是全都連接在CP上，其動(dòng)作有先后之分，但其電路結(jié)構(gòu)較這簡(jiǎn)單。（2）同步計(jì)數(shù)器所謂“同步”是各觸發(fā)器的時(shí)鐘端CP

都連接在一起，即觸發(fā)器的狀態(tài)變換和計(jì)數(shù)脈沖同步，這是與“異步”的不同之處，同步計(jì)數(shù)器的速度比異步計(jì)數(shù)器快。四位同步二進(jìn)制加法計(jì)數(shù)器3、任意進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)方法：一般用現(xiàn)有的中規(guī)模(MSI)計(jì)數(shù)器芯片的清零端或置數(shù)端，讓電路跳過(guò)某些狀態(tài)來(lái)獲得假設(shè)已有的芯片是M進(jìn)制計(jì)數(shù)器，若要得到N進(jìn)制計(jì)數(shù)器：（1）若N<M，只要一塊芯片即可實(shí)現(xiàn)，常采用置零、置數(shù)的方法來(lái)構(gòu)成N進(jìn)制計(jì)數(shù)器（2）若N>M，則需要多塊芯片通過(guò)級(jí)連來(lái)擴(kuò)大容量?！奈煌蕉M(jìn)制加法計(jì)數(shù)器集成芯片74161(a)邏輯符號(hào)（b）引腳排列圖D0~D3：并行輸入數(shù)據(jù)端Q0~Q3：計(jì)數(shù)器狀態(tài)輸出端異步清零端同步置數(shù)端CO：進(jìn)位信號(hào)輸出端EP、ET：工作狀態(tài)控制端CP：時(shí)鐘脈沖端74LS161邏輯功能表①異步清零功能。當(dāng)=0時(shí)，計(jì)數(shù)器異步清零：即所有觸發(fā)器立刻清零，計(jì)數(shù)器輸出狀態(tài)Q3Q2Q1Q0=0000。②同步并行置數(shù)功能。當(dāng)時(shí)，在CP上升沿的作用下，并行輸入數(shù)據(jù)D3

D2

D1D0，使計(jì)數(shù)器的輸出端狀態(tài)Q3Q2Q1Q0=D3

D2

D1D0。③保持功能。當(dāng)

時(shí)，若ET·EP=0，則計(jì)數(shù)器將保持原來(lái)狀態(tài)不變。對(duì)于進(jìn)位輸出信號(hào)則會(huì)有兩種情況：ET=1，CO=Q3Q2Q1Q0；若ET=0，CO=0。74LS161邏輯功能表

④計(jì)數(shù)功能。當(dāng)

時(shí)，若ET=EP=1，則在時(shí)鐘脈沖CP上升沿的連續(xù)作用下，計(jì)數(shù)器的Q3Q2Q1Q0狀態(tài)將按0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111→0000的次序循環(huán)變化，完成四位二進(jìn)制（十六進(jìn)制）加法計(jì)數(shù)。例6試用74161構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。解：74161是一個(gè)十六進(jìn)制計(jì)數(shù)器，因它有異步清零與同

步置數(shù)端，故用置零法或置數(shù)法都可構(gòu)成所需進(jìn)制

的計(jì)數(shù)器。(1)用置零法，即利用異步清零端將計(jì)數(shù)器復(fù)位。①

寫(xiě)出狀態(tài)SN的二進(jìn)制代碼：SN＝S12＝1100.②求異步清零端（低電平有效）的邏輯表達(dá)式：

③畫(huà)連線圖。根據(jù)7