第7章輸入輸出接口

第7章輸入輸出接口7.1微機(jī)接口概述7.2

I/O端口及其編址方式7.3端口地址譯碼7.4CPU與外設(shè)之間的數(shù)據(jù)傳送方式7.1微機(jī)接口及接口技術(shù)7.1.1.

設(shè)置接口電路的目的7.1.2接口電路中的信息7.1.3接口的基本功能7.1.4接口的基本結(jié)構(gòu)返回7.1.1.設(shè)置接口電路的目的CPU與外設(shè)兩者的信號(hào)線不兼容，在信號(hào)線功能定義、邏輯定義和時(shí)序關(guān)系上都不一致

兩者的工作速度不兼容，CPU速度高，外設(shè)速度低若不通過接口，而由CPU直接對(duì)外設(shè)的操作實(shí)施控制，就會(huì)使CPU處于窮于應(yīng)付與外設(shè)打交道之中，大大降低CPU的效率若外部設(shè)備直接由CPU控制，也會(huì)使外設(shè)的硬件結(jié)構(gòu)依賴于CPU，對(duì)外設(shè)本身的發(fā)展不利。

數(shù)字化存儲(chǔ)示波器、數(shù)字化萬用表終端、調(diào)制解調(diào)器

A/D轉(zhuǎn)換器開關(guān)量輸入

D/A轉(zhuǎn)換器開關(guān)量輸出鍵盤、鼠標(biāo)、數(shù)字化儀、光筆、圖形輸入儀麥克風(fēng)、掃描儀

打印機(jī)顯示器磁盤磁帶軟盤光盤智能儀器接口通信接口過程控制接口輸入接口輸出接口外存接口CPU內(nèi)存DB

AB

CB圖7-1微機(jī)系統(tǒng)各類接口框圖

返回7.1.2接口電路中的信息

數(shù)據(jù)信息狀態(tài)信息控制信息習(xí)慣上把分別傳送這三種信息的端口稱為數(shù)據(jù)口、狀態(tài)口、控制口

1．?dāng)?shù)據(jù)信息（1）數(shù)字量：通常以8位或16位的二進(jìn)制數(shù)以及ASCII碼的形式傳輸，主要指由鍵盤、磁盤、光盤等輸入的信息或主機(jī)送給打印機(jī)、顯示器、繪圖儀等的信息。（2）模擬量：模擬的電壓、電流或者非電量。對(duì)模擬量輸入而言，需先經(jīng)過傳感器轉(zhuǎn)換成電信號(hào)，再經(jīng)A/D轉(zhuǎn)換器變成數(shù)字量；如果需要輸出模擬控制量的話，就要進(jìn)行上述過程的逆轉(zhuǎn)換。（3）開關(guān)量：用“0”和“1”來表示兩種狀態(tài)，如開關(guān)的通/斷、電機(jī)的轉(zhuǎn)/停、閥門的開/關(guān)等。2．狀態(tài)信息CPU在傳送數(shù)據(jù)信息之前，經(jīng)常需要先了解外設(shè)當(dāng)前的狀態(tài)。如輸入設(shè)備的數(shù)據(jù)是否準(zhǔn)備好、輸出設(shè)備是否忙等。用于表征外設(shè)工作狀態(tài)的信息就叫做狀態(tài)信息，它總是由外設(shè)通過接口輸入給CPU的。狀態(tài)信息的長度不定，可以是1個(gè)二進(jìn)制位或多個(gè)，含義也隨外設(shè)的具體情況不同而不同。3．控制信息用來發(fā)布控制命令、控制外設(shè)工作的信息，例如A/D轉(zhuǎn)換器的啟停信號(hào)?？刂菩畔⒖偸荂PU通過接口發(fā)出的。返回7.1.3接口的基本功能1．速度協(xié)調(diào)2．?dāng)?shù)據(jù)鎖存3.三態(tài)緩沖4．?dāng)?shù)據(jù)轉(zhuǎn)換1.速度協(xié)調(diào)由于速度上的差異，使得數(shù)據(jù)的I/O傳送只能以異步方式進(jìn)行，即只能在確認(rèn)外設(shè)已為數(shù)據(jù)傳送作好準(zhǔn)備的前提下才能進(jìn)行I/O操作。而要知道外設(shè)是否準(zhǔn)備好，就需要通過接口電路產(chǎn)生或傳送外設(shè)的狀態(tài)，以此進(jìn)行CPU與外設(shè)之間的速度協(xié)調(diào)。2．?dāng)?shù)據(jù)鎖存在接口電路中需設(shè)置鎖存器，以保存輸出數(shù)據(jù)直至為輸出設(shè)備所接收。因此數(shù)據(jù)鎖存就成為接口電路的一項(xiàng)重要功能。

3.三態(tài)緩沖只允許當(dāng)前時(shí)刻正在進(jìn)行數(shù)據(jù)傳送的數(shù)據(jù)源使用數(shù)據(jù)總線，其它數(shù)據(jù)源都必須與數(shù)據(jù)總線處于隔離狀態(tài)。為此要求接口電路能為數(shù)據(jù)輸入提供三態(tài)緩沖功能。三態(tài)緩沖電路就是具有三態(tài)輸出的門電路，因此也稱之為三態(tài)門（TSL）。所謂三態(tài)，就是指低電平狀態(tài)、高電平狀態(tài)和高阻抗三種狀態(tài)。當(dāng)三態(tài)緩沖器的輸出為高或低電平時(shí)，就是對(duì)數(shù)據(jù)總線的驅(qū)動(dòng)狀態(tài)；當(dāng)三態(tài)緩沖器的輸出為高阻抗時(shí)，就是對(duì)總線的隔離狀態(tài)（也稱浮動(dòng)狀態(tài)）。在隔離狀態(tài)下，緩沖器對(duì)數(shù)據(jù)總線不產(chǎn)生影響，猶如緩沖器與總線隔開一般。在電路中，由”三態(tài)控制”信號(hào)控制緩沖器的輸出是驅(qū)動(dòng)狀態(tài)還是高阻抗?fàn)顟B(tài)。當(dāng)”三態(tài)控制”信號(hào)為低電平時(shí)，緩沖器輸出狀態(tài)反映輸入的數(shù)據(jù)狀態(tài)。而當(dāng)”三態(tài)控制”信號(hào)為高電平時(shí)，緩沖器的輸出為高阻抗?fàn)顟B(tài)。4．?dāng)?shù)據(jù)轉(zhuǎn)換需要使用接口電路進(jìn)行數(shù)據(jù)信號(hào)的轉(zhuǎn)換。其中包括：模/數(shù)轉(zhuǎn)換、數(shù)/模轉(zhuǎn)換、串/并轉(zhuǎn)換和并/串轉(zhuǎn)換。7.1.4接口的基本結(jié)構(gòu)1．端口2．地址譯碼電路3．?dāng)?shù)據(jù)緩沖器與鎖存器1．端口I/O接口通常設(shè)置有若干個(gè)寄存器，用來暫存CPU和外設(shè)之間傳輸?shù)臄?shù)據(jù)、狀態(tài)和控制信息。一般有三類寄存器，分別是數(shù)據(jù)寄存器、狀態(tài)寄存器、控制寄存器。接口內(nèi)的寄存器通常被稱為端口。根據(jù)寄存器內(nèi)暫存信息的類型，分別稱為數(shù)據(jù)端口、控制端口和狀態(tài)端口。每個(gè)端口有一個(gè)獨(dú)立的地址，CPU可以用端口地址代碼來區(qū)別各個(gè)不同的端口，并對(duì)它們分別進(jìn)行讀/寫操作。2．地址譯碼電路它由譯碼器或能實(shí)現(xiàn)譯碼功能的其它芯片構(gòu)成。它的作用是進(jìn)行設(shè)備選擇，是接口中不可缺少的部分。這部分電路不包含在集成接口芯片中，要由用戶自行設(shè)計(jì)。3．?dāng)?shù)據(jù)緩沖器與鎖存器在微機(jī)系統(tǒng)的數(shù)據(jù)總線上，連接著許多能夠向CPU發(fā)送數(shù)據(jù)的設(shè)備，如內(nèi)存儲(chǔ)器、外設(shè)的數(shù)據(jù)輸入端口等。為了不使系統(tǒng)數(shù)據(jù)總線的信號(hào)傳輸發(fā)生“信息沖突”，要求所有的這些連接到系統(tǒng)數(shù)據(jù)總線的設(shè)備具有三態(tài)輸出的功能。也就是說，在CPU選中該設(shè)備時(shí)，它能向系統(tǒng)數(shù)據(jù)總線發(fā)送數(shù)據(jù)信號(hào)，而在其它時(shí)刻，它的輸出端必須呈高阻狀態(tài)。為此，所有接口的輸入端口必須通過三態(tài)緩沖器與系統(tǒng)數(shù)據(jù)總線相連。返回7.2I/O端口及其編址方式7.2.1I/0端口7.2.2I/O端口的編址方式返回7.2.1I/0端口端口（port）是接口電路中能被CPU直接訪問的寄存器的地址。

計(jì)算機(jī)給接口電路中的每個(gè)寄存器分配一個(gè)端口，因此,CPU在訪問這些寄存器時(shí)，只需指明它們的端口，不需指出是什么寄存器。

CPU對(duì)數(shù)據(jù)端口進(jìn)行一次讀或?qū)懖僮?，也就是與該接口連接的外設(shè)進(jìn)行一次數(shù)據(jù)傳輸CPU對(duì)狀態(tài)端口進(jìn)行一次讀操作，就可以獲得外設(shè)或接口自身的狀態(tài)代碼CPU把若干位控制代碼寫入控制端口，則意味著對(duì)該接口或外設(shè)發(fā)出一個(gè)控制命令，要求該接口或外設(shè)按規(guī)定的要求工作返回7.2.2I/O端口的編址方式1端口地址和存儲(chǔ)器地址統(tǒng)一編址，也稱存儲(chǔ)器映射方式2I/O端口地址和存儲(chǔ)器地址分開獨(dú)立編址，也稱I/O映射方式

1統(tǒng)一編址方式又稱為存儲(chǔ)器映像編制方式，從存儲(chǔ)器空間劃出一部分地址空間給I/O設(shè)備，把I/O接口中的端口當(dāng)作存儲(chǔ)器單元一樣進(jìn)行訪問，不設(shè)置專門的I/O指令優(yōu)點(diǎn)：訪問I/O端口可實(shí)現(xiàn)輸入/輸出操作，還可以對(duì)端口內(nèi)容進(jìn)行算術(shù)邏輯運(yùn)算、移位等等；能給端口有較大的編址空間，這對(duì)大型控制系統(tǒng)和數(shù)據(jù)通信系統(tǒng)是很有意義的；缺點(diǎn)：端口占用了存儲(chǔ)器的地址空間，使存儲(chǔ)器容量減??；指令長度比專門I/O指令要長，因而執(zhí)行速度較慢；

2獨(dú)立編址方式I/O端口地址空間和存儲(chǔ)器地址空間是獨(dú)立的、分開的，即I/O端口地址不占用存儲(chǔ)器地址空間。優(yōu)點(diǎn)I/O端口地址不占用存儲(chǔ)器空間；使用專門的I/O指令對(duì)端口進(jìn)行操作，I/O指令短、執(zhí)行速度快；并且由于專門I/O指令與存儲(chǔ)器訪問指令有明顯的區(qū)別，使程序中I/O操作和存儲(chǔ)器操作層次清晰，程序的可讀性強(qiáng)。

缺點(diǎn)這種編址方式中，微處理器對(duì)存儲(chǔ)器及I/O端口是采用不同的控制線進(jìn)行選擇的，因而接口電路比較復(fù)雜。

存儲(chǔ)單元統(tǒng)一編址I/O端口2201M內(nèi)存單元21664KI/O端口獨(dú)立編址方式7.3端口地址譯碼7.3.1門電路譯碼7.3.2譯碼器譯碼7.3.3比較器譯碼7.3.4可編程邏輯器件譯碼返回7.3.1門電路譯碼這是最基本的也是最簡單的地址譯碼方法通常采用各種門電路，如與門、或門、非門等電路的組合。

設(shè)計(jì)時(shí)首先分配好地址，然后寫成二進(jìn)制形式，再根據(jù)地址總線數(shù)分配各與非門輸入管腳地址。門電路譯碼需要芯片種類較多，且譯出的端口地址單一，接口中用到的端口地址不能更改。7.3.2譯碼器譯碼若接口電路中需使用多個(gè)端口地址，則采用譯碼器譯碼比較方便。譯碼器的型號(hào)很多，如3－8譯碼器74LS138；4－16譯碼器74LS154；雙2－4譯碼器74LS139、74LS155等。這些譯碼器通常由三個(gè)部分組成：譯碼控制端，選擇輸入端，譯碼輸出端。7.3.3比較器譯碼將比較器的A(或B)輸入端輸入地址信號(hào)，B(或A)端接一組DIP(DualIn-linePackage)開關(guān)。地址總線所送的地址與DIP所設(shè)置的地址相等時(shí)，產(chǎn)生一選通信號(hào)輸出。特點(diǎn)可以通過改變DIP開關(guān)的設(shè)置，很容易地改變接口的地址。不但同一功能的模塊在不同微型計(jì)算機(jī)應(yīng)用中可以被分配不同的地址，而且即使在同一微型計(jì)算機(jī)系統(tǒng)中，也可通過改變DIP開關(guān)的設(shè)置而控制不同的設(shè)備.。這種譯碼電路應(yīng)用非常廣泛，常用的比較器有四位比較器74LS85和八位比較器74LS688。7.3.4可編程邏輯器件譯碼以上的譯碼以及端口的讀寫控制都采用傳統(tǒng)的邏輯電路或時(shí)序電路完成相應(yīng)的功能，這些邏輯電路或時(shí)序電路芯片都是中小規(guī)模的集成電路，使用起來簡單方便。但如果控制邏輯復(fù)雜，且要求保密性能高，則一般不采用這些芯片，而采用可編程器件。可編程器件（PLD）有GAL（如16V8，20V8等）、PAL以及目前流行的CPLD、FPGA等高級(jí)可編程器件。這些可編程器件集成度較高，改變邏輯靈活多變，并具有可靠的加密功能，廣泛應(yīng)用于各個(gè)領(lǐng)域的邏輯和時(shí)器件編程，即可得到各種控制邏輯。7.4CPU與外設(shè)之間的數(shù)據(jù)傳送方式7.4.1程序控制方式7.4.2中斷傳送方式7.4.3直接存儲(chǔ)器存取方式返回7.4.1程序控制方式程序控制方式是指CPU與外設(shè)間的數(shù)據(jù)傳送是在程序的控制下完成的一種數(shù)據(jù)傳送方式。分為1.無條件傳送方式2.查詢傳送方式

1.無條件傳送方式所謂無條件，就是假設(shè)外設(shè)已處于就緒狀態(tài)，數(shù)據(jù)傳送時(shí)，程序就不必再去查詢外設(shè)的狀態(tài)，而直接執(zhí)行I/O指令進(jìn)行數(shù)據(jù)傳輸。當(dāng)簡單外設(shè)作為輸入設(shè)備時(shí)，其輸入數(shù)據(jù)的保持時(shí)間相對(duì)于CPU的處理時(shí)間要長得多，所以可直接使用三態(tài)緩沖器與系統(tǒng)數(shù)據(jù)總線相連。當(dāng)簡單外設(shè)作為輸出設(shè)備時(shí)，由于外設(shè)的速度較慢，CPU送出的數(shù)據(jù)必須在接口中保持一段時(shí)間，以適應(yīng)外設(shè)的動(dòng)作，因此輸出采用鎖存器。2．查詢傳送方式查詢傳送方式在傳送數(shù)據(jù)前先查詢外設(shè)的狀態(tài)，當(dāng)外設(shè)準(zhǔn)備好時(shí)，CPU執(zhí)行I/O指令傳送數(shù)據(jù)；若未準(zhǔn)備好時(shí)，則CPU等待。要求CPU與外設(shè)間的接口電路需要兩個(gè)端口：數(shù)據(jù)端口和狀態(tài)端口。優(yōu)點(diǎn)：能較好地協(xié)調(diào)外設(shè)與CPU之間的定時(shí)關(guān)系，因而比無條件傳送方式容易實(shí)現(xiàn)準(zhǔn)確傳送。缺點(diǎn):該方式需要不斷查詢外設(shè)的狀態(tài)，大量時(shí)間花在等待循環(huán)中，當(dāng)主機(jī)與中、低速外設(shè)交換信息時(shí)，大大降低了CPU利用率。查詢傳送方式

例7-3設(shè)接口電路中狀態(tài)端口的地址為STATUS，數(shù)據(jù)端口的地址為DATA，則CPU讀取輸入設(shè)備的數(shù)據(jù)應(yīng)執(zhí)行下列程序段：

POLL:INAL,STATUS；①

TESTAL,80H；②

JEPOLL；③

INAL,DATA；④例7-4設(shè)接口電路中狀態(tài)端口的地址為STATUS，數(shù)據(jù)端口的地址為DATA，則CPU將內(nèi)存STORE單元的內(nèi)容送至輸出設(shè)備應(yīng)執(zhí)行下列程序段：

POLL:INAL,STATUS；①

TESTAL,80H；②

JNEPOLL；③

MOVAL,STORE；④

OUTDATA，AL；⑤返回7.4.2中斷傳送方式含義:在中斷方式下，外設(shè)掌握向CPU申請(qǐng)服務(wù)的主動(dòng)權(quán)，當(dāng)輸入設(shè)備將數(shù)據(jù)準(zhǔn)備好，或者輸出設(shè)備已做好接收數(shù)據(jù)的準(zhǔn)備時(shí)，向CPU發(fā)出中斷請(qǐng)求信號(hào)，要求CPU為其服務(wù)。若此時(shí)中斷允許觸發(fā)器是開放的，則CPU暫停目前的工作，與外設(shè)進(jìn)行一次數(shù)據(jù)傳輸，等I/O操作完成以后，CPU繼續(xù)執(zhí)行原來的程序。優(yōu)點(diǎn):保證了CPU對(duì)外設(shè)的實(shí)時(shí)服務(wù)，又不會(huì)因?qū)Ω鱅/O設(shè)備的隨時(shí)關(guān)照而花費(fèi)CPU太多的機(jī)時(shí)，使高速運(yùn)行的CPU