第四章 MOS邏輯集成電路-2

本章主題MOSFET結構及工作原理（補充）CMOS基本邏輯單元靜態(tài)邏輯和動態(tài)CMOS電路BiCMOS邏輯集成電路MOS存儲器MOSFET邏輯設計理想開關與布爾運算MOSFET開關基本的CMOS邏輯門CMOS復合邏輯門傳輸門（TG）電路時鐘控制和數據流控制理想開關與布爾運算xyAAB“1”“1”ABxyAAB“1”“1”AB“1”AA“0”MOSFET開關理想邏輯定義：“0”：0V：低電壓“1”：VDD：高電壓=?=?XX與理想開關的區(qū)別？閾值電壓傳輸特性基本的CMOS邏輯門邏輯控制器+邏輯開關互補對非門（NOT門）CMOS或非門（NOR門）CMOS與非門（NAND門）CMOS復合邏輯門異或門（XOR）和異或非門（XNOR）一般化的AOI和OAI邏輯門基本邏輯符號≥11&≥1=1=&邏輯與邏輯或邏輯非與非或非異或同或傳輸門（TG）電路雙向開關邏輯設計多路選擇器（MUX）或門（or門）另一種異或/異或非電路時鐘控制和數據流控制習題利用串-并聯邏輯，設計一個完成下列功能的CMOS邏輯門，要求使用晶體管數目最少。F=not（A+BC+ABC）設TG的維持時間為120ms。采用上圖的設計方法，能夠用來控制數據流的最低時鐘頻率是多少？§4.1CMOS邏輯集成電路MOS反相器電阻負載NMOS反相器采用晶體管作為負載器件的反相器CMOS反相器CMOS傳輸門反相器分類MOS反相器輸入（驅動管）必須是增強型MOS，早期用PMOS（易于實現增強型）根據負載情況不同，反相器的形式也不同E/R電阻負載NMOS反相器（E/E、E/D）采用晶體管作為負載器件的反相器CMOS反相器反相器的特性驅動管負載RLMOS反相器是數字電路分析設計的基礎。討論驅動大電容負載，獲得最小延遲時間的設計分析反相器的特性NoisedefinitioninDCNominalvoltagelevelVoltagetransfercharacteristicNoisemarginFan-inandFan-outInput/outputresistanceIdealinverterDelaydefinitionPowerdissipation理想的反相器電壓增益無窮大噪聲容限等于邏輯幅值的一半反相器的閾值電壓等于邏輯幅值的中間點輸入電阻無窮大輸出電阻等于零VDD/2靜態(tài)行為的噪聲電感耦合、電容耦合、電源串擾直流特性Nominalvoltagelevel數字邏輯：0、1布爾量物理量：VOL、VOH連續(xù)量LogicSwing：VOH-VOL反相器的閾值電壓：VM（V(y)=V(x)的點）電壓傳輸特性：Vout=f（Vin）V(x)VILVIH電平噪聲容限VIL：輸入電平邏輯“0”的最大輸入電壓VIH：輸入電平邏輯“1”的最小輸入電壓VOL：輸出電平邏輯“0”的最大輸出電壓VOH：輸出電平邏輯“1”的最小輸出電壓NML=VIL-VOLNMH=VOH-VIH轉移特性曲線斜率為-1的點所對應的電壓噪聲影響下的數字信號傳播在噪聲容限內前級反相器輸出的邏輯1能夠被后級反相器識別前級反相器輸出的邏輯0能夠被后級反相器識別Fan-inandFan-out器件的輸入、輸出電阻當輸入信號電壓加到器件的輸入端時，器件本身相當于前一級器件的負載輸入電阻越大則前一級的信號衰減的越小器件空載時的伏安比為輸出電阻器件的輸出電阻越小，則輸出電阻受負載的影響越小，說明器件帶負載能力越強上升時間TR輸出電壓從V10%上升到V90%所需的時間下降時間TF輸出電壓從V90%下降到V10%所需的時間反相器的動態(tài)特性延遲時間的定義輸入電壓上升到V50%時和輸出電壓下降到V50%時之間的延遲時間輸入電壓下降到V50%時和輸出電壓上升到V50%時之間的延遲時間延遲時間tp邏輯器件的功耗功耗對設計的影響封裝、冷卻設備、電源線尺寸的設計單個芯片中可容納的晶體管數目影響芯片的可用性、造價、穩(wěn)定性功耗分類峰值功耗—電源線尺寸平均功耗—冷卻設備、電池容量功耗參數（靜態(tài)功耗、動態(tài)功耗）功耗與速度的關系能量在晶體管中轉移的越快、速度越快、延遲越小功耗延遲積來表達電路的特征功率和能量功率，Power單位：瓦Watts單位時間內的能量，決定了電池的壽命峰值功率影響電源線的布置、封裝、噪聲和可靠能量單位：焦耳JoulesEnergy=power*time（delay）Joules=Watts*seconds電路較低的能量意味著在同樣頻率下執(zhí)行同樣的操作需要較低的功率Wattstime功率是指曲線的高度WattstimeApproach1Approach2Approach2Approach1能量是指曲線的面積簡單的低功耗設計只需降低速度上述兩種方法的能量相同功率和能量功耗－延遲積Power-delayproduct(PDP)=Pav*tp

=(CLVDD2)/2PDP每個開關動作所需的平均能量

(Watts*sec=Joule)能量－延遲積Energy-delayproduct(EDP)=PDP*tp

=Pav*tp2電路的優(yōu)值Energy1/DelayabcdLowerEDPbetterbetterE=CLVDD2P01+tscVDDIpeakP01

+VDDIleakageP=CLVDD2f01+tscVDD

Ipeakf01+

VDD

Ileakage動態(tài)、Dynamicpower靜態(tài)、Short-circuitpowerLeakagepowerf01=P01*fclock反相器中功耗本節(jié)內容MOS反相器電阻負載NMOS反相器采用晶體管作為負載器件的反相器CMOS反相器CMOS傳輸門電阻負載E/R5個有價值的臨界點反相晶體管截止反相晶體管導通兩個臨界點中點電壓缺點負載電阻值要求大功耗大占用了版圖解決方案采用小尺寸的晶體管制作負載器件本節(jié)內容MOS反相器電阻負載NMOS反相器采用晶體管作為負載器件的反相器CMOS反相器CMOS傳輸門飽和區(qū)工作的增強型負載反相器負載管M1處于飽和區(qū)輸入高電平時，M2導通，Vout下降；M1工作于飽和區(qū)輸入低電平時，M2截止，Vout上升到VDD-VT；M1起上拉作用輸出低電平和兩個管子的長寬比相關缺點輸出高電平低于VDD要求k1<<K2功耗大受體效應的影響線性區(qū)工作的增強型負載反相器特點負載器件的柵接到另一直流電源VGG≥VDD+VT負載器件工作在線性區(qū)輸出波形上沿理想，電路工作速度較高缺點要求額外的電源，芯片面積增大要求k1<<K2，從而增大了芯片面積受體效應的影響耗盡型負載反相器特點（E/D反相器）以耗盡型NMOS晶體管作為負載負載器件的柵源短接，當VDS>VGS-VT時相當于恒流源作為負載，能獲得較快的上升波形輸入低電平時，Vout≈VDD輸入高電平時，M2導通處于線性區(qū)，輸出電壓很小，但不為零2K2(VDD-VT2)Vout=K1(VGS-VT1)2輸出特性曲線較好，靜態(tài)功耗不為零例題（浙大2000年考題）N溝E/DMOS反相器，已知VDD=5V，增強管VT=1V，耗盡管VT=-2伏，電子遷移率：500㎝2/VS。MOS柵氧化層厚度Tox=800埃，ε0εSiO2=3.3X10-13F/㎝，輸入高電平VIH等于本級輸出高電平VOH，本級輸出低電平VOL=0.25V，耗盡管的溝道寬長比為0.5計算增強管的溝道寬長比（10分）計算反相器的導通功耗（10分）（1）通過輸出低電壓的計算公式，得此比值為1（2）P=IV=IDVDD，得P=0.1mW討論與總結靜態(tài)功耗導致應用的局限性（小規(guī)模）量綱的轉換1埃=10-1納米=10-4微米=10-7毫米=10-8厘米遷移率：㎝2/VS；εax：F/㎝=Q/Vcm；k：A/V21mil=25.4um，1inch=1000mil小結應用于中小規(guī)模IC結構簡單、速度快、工藝簡單功耗大注意計算題中單位和量綱本節(jié)內容MOS反相器電阻負載NMOS反相器采用晶體管作為負載器件的反相器CMOS反相器CMOS傳輸門CMOS反相器（倒相器）結構與工作原理CMOS電路的伏安特性CMOS晶體管的狀態(tài)直流特性瞬態(tài)特性功耗特性結構和工作原理

ComplementaryMetalOxideSemiconductorCMOS反相器由PMOS晶體管和NMOS晶體管串聯構成，二者工作狀態(tài)互補，兩個管子必須是增強型P阱工藝、雙阱工藝：VTN：正、VTP：負特點：Vin=“1”(VDD)，Vout=“0”(0)邏輯擺幅大，近似等于工作電壓值工作中，總有一個管子處于截止態(tài)，所以靜態(tài)功耗極小，有最大的邏輯擺幅CMOS電路是無比電路，邏輯門的版圖設計不是驅動相關的，晶體管能夠面積最小化穩(wěn)態(tài)時，輸出電阻很小，因此抗干擾能力強，帶載能力也很強穩(wěn)態(tài)時，輸入端接到柵極電極板上，理論上有無窮大的扇入、扇出系數CMOS反相器結構特點nMOS和pMOS交替導通高電平－“1”為VDD，低電平－“0”為0VINCMOS反相器（倒相器）結構與工作原理CMOS電路的伏安特性CMOS晶體管的狀態(tài)直流特性瞬態(tài)特性功耗特性CMOS電路的伏安特性變換pMOS管的伏安曲線到nMOS管的坐標圖上取得相同輸入電壓下的交點作出輸入輸出曲線分析跳變增益找到滿足對稱性和最大抗干擾區(qū)的中間點條件坐標變換VDSn：nMOS管的源漏間電壓等于輸出電壓IDn=-IDp：nMOS管漏電路和pMOS大小相等、方向相反Vout：輸出電壓等于VDD減去pMOS源漏間電壓取得相同輸入電壓下的交點伏安特性曲線幾種反相器的比較CMOS反相器（倒相器）結構與工作原理CMOS電路的伏安特性CMOS晶體管的狀態(tài)直流特性瞬態(tài)特性功耗特性靜態(tài)分析（圖4-2（a））在伏安特性曲線上的五個區(qū)域區(qū)域Ⅰ：Vin<VTnnMOS截止、pMOS導通工作在線性區(qū)輸出電壓：VDD區(qū)域Ⅱ：Vin>VTnnMOS導通工作于飽和區(qū)、pMOS工作在線性區(qū)輸出電壓開始下降區(qū)域Ⅲ：Vin進一步增大，達到中值電壓附近兩個管子都進入了飽和區(qū)工作輸入信號很小的變化會引起輸出電壓劇烈變化，成為高增益放大區(qū)區(qū)域Ⅳ：Vin＜VDD-|VTp|pMOS進入飽和區(qū)、nMOS進入線性區(qū)P管的電阻大于n管的電阻，輸出電壓開始向“0”過渡區(qū)域Ⅴ：Vin≥VDD-|VTp|P管截止、n管進入低電阻的非飽和區(qū)輸出電壓：0電壓傳輸特性的表達式直流傳輸特性飽和區(qū)：ID=Kn(VGS-VT)2(1+λVDS)線性區(qū)：ID=2Kn[(VGS-VT)-VDS/2]VDS電路特點VGSn=VinVGSp=Vin-VDDVDSn=VoutVDSp=Vout-VDD兩管電流大小相等方向相反得到電壓傳輸特性的表達式：書上式4-9~4-13關于PMOS的I-V特性CMOS反相器（倒相器）結構與工作原理CMOS電路的伏安特性CMOS晶體管的狀態(tài)直流特性瞬態(tài)特性功耗特性VM（VIN＝VOUT）

的確定在VM處，nMOS和pMOS均處于飽和區(qū)通常閾值電壓固定VTn＝-VTpVM受kR＝kp/kn（kR反相器的比例因子的控制）器件參數對稱情形若通常VTn＝-VTp此時為理想反相器的值例題一個CMOS工藝具有下列參數：Kn’=140uA/V2VTn=0.7VKp’=60uA/V2VTp=-0.7V1）對稱設計，PMOS、NMOS的大小2）如果NMOS、PMOS有相同寬長比，中值電壓是多少？KRKRKRKR非對稱情形歸一化電平αn=VTn/VDD、αp=VTp/VDD在高增益放大區(qū)中，兩個管都處在飽和區(qū)兩管電流大小相等、方向相反βR=kp/kn利用以上信息計算反相器的閾值電壓VTVTn=|VTp|，所以αn=αpβR=1；通過左式計算得VT=0.5VDD電壓傳輸特性曲線的對稱性總結：MOS管閾值電壓、MOS管溝道的長寬比、載流子遷移率VIL的確定在VIN＝VIL處，nMOS處于飽和區(qū)，pMOS處于線性區(qū)VIN＝VIL對上式求導VIH的確定在VIN＝VIH處，nMOS處于線性區(qū)，pMOS處于飽和區(qū)VIN＝VIH對上式求導在對稱情形中VIH＋VIL＝VDD低電平信號的噪聲容限NML：NML＝VIL－VOL＝VIL

高電平信號的噪聲容限NMH：NMH＝VOH－VIH＝VDD－VIH

具有相等的噪聲容限NML＝NMHVTn＝-VTp噪聲容限由極限輸出電平定義噪聲容限：指定噪容NML=VIL-VOL≈VILNMH=VOH-VIH≈VDD-VIH由反相器閾值電壓定義的最大噪聲容限NNLM=VMNNHM=VDD-VMαn

、

αp、βR直接影響了噪聲容限，是設計反相器主要公式。MOS閾值電壓數值升高會使開關速度下降Vin(V)Vout(V)器件的閾值電壓始終不變Vin(V)Vout(V)Gain=-1電源電壓VDD的變化直流導通電流隨輸入、輸出電平的變化而變化，在VIN＝VM時最大CMOS反相器直流特性的計算Vi為低電平時：Tn截止，Tp導通，VoH=VddVi2為高電平時：Tn導通，Tp截止，VoL=0ViV0IpInTpTn五個區(qū)域72頁CMOS反相器有以下優(yōu)點：（1）傳輸特性理想，過渡區(qū)比較陡（2）邏輯擺幅大：VOH=VDD,VOL=0（3）一般VM位于電源Vdd的中點，即VM=VDD/2，因此噪聲容限很大。（4）只要在狀態(tài)轉換為b——e段時兩管才同時導通，才有電流通過，因此功耗很小。靜態(tài)功耗低（5）CMOS反相器是利用p、n管交替通、斷來獲取輸出高、低電壓的，而不象單管那樣為保證VoL足夠低而確定p、n管的尺寸，因此CMOS反相器是無比(Ratio-Less)電路。（6）輸入阻抗高（108~1010歐姆）（7）工作電源電壓范圍寬（8）散出能力強（但隨著所帶門數的增多，工作速度下降）（9）熱穩(wěn)定性較好（10）成本低（11）動態(tài)功耗CMOS反相器（倒相器）結構與工作原理CMOS電路的伏安特性CMOS晶體管的狀態(tài)直流特性瞬態(tài)特性功耗特性瞬態(tài)特性公式主要參數：上升沿瞬態(tài)時間（上升時間）tr、下降沿瞬態(tài)時間（下降時間）tf和延遲時間（包括tPHL和tPLH），見圖4-7計算CMOS反相器瞬態(tài)特性的簡化模型輸入信號是理想的方波不計MOS管本身的馳豫時間將輸出節(jié)點的本征電容和寄生電容用電容Cout等效上升時間：pMOS對Cout充電下降時間：Cout通過NMOS放電二、CMOS反相器的動態(tài)特性簡化模型假設：把與輸出節(jié)點相連的所有寄生電容等價為一個負載電容CFET負載電容定義為CL上升時間

反相器的上升反應時間決定于通過Rp對CL充電的時間下降時間

反相器的下降反應時間決定于通過Rn對CL放電的時間

前級反相器的負載電容約為后級反相器的兩個晶體管柵電容之和：Cl=Cgp+Cgn=Cox(WpLp+WnLn)上升沿時間和下降沿時間上升沿時間輸出電壓從0.1VDD到-VTp輸出電壓從-VTp到0.9VDD積分后相加求得上升沿時間計算公式4-20Vout下降沿時間輸出電壓從0.9VDD伏下降到（VDD-VTn）所需的時間輸出電壓從（VDD-VTn）下降到0.1VDD所需的時間由于CMOS電路的對稱性，類似的方法計算下降沿。此時以NMOS管來考慮線性工作區(qū)飽和區(qū)總結兩個表達式完全對稱。VTn=|VTp|，kn=kp，輸出波形完全對稱由于μn≈2μp，所以（W/L）p=2（W/L）n上升時間常數※下降時間常數※門延遲時間平均延遲時間根據△Q=CL△V分兩個階段計算輸出端從高電平變化到低電平的傳播延遲時間tPHL輸出端從低電平變化到高電平的傳播延遲時間tPLH假定輸入信號為方波假設恒定飽和電流求得tPHL=CL(VOH-VOL)/(2IHL)tPLH=CL(VOH-VOL)/(2ILH)加上輸入上升沿修正tPHL=(tPHL2(方波)+(tr/2)2)1/2另外一種形式：飽和區(qū)結論：CMOS功耗小，工作速度快，面積小簡化模型簡化為對外極板電容充放電過程上升時間：對外極板的充電時間下降時間：對外極板的放電時間最后求得的平均門延遲時間：反相器的負載電容負載電容CL本級輸出節(jié)點的輸出電容下一級輸入電容和電路的扇出系數有關連線電容大電容負載的驅動例題：IC輸出焊盤尺寸為100×100平方微米，電容密度為2.5fF/um2。已知一MOS反相器的尺寸為(W/L)n=(W/L)p=3um/3um，VTn=-VTp=1伏，kn=22.5uA/V2、kp=7.5uA/V2，VDD=5伏。計算用該倒相器驅動輸出焊盤的上升延遲時間和下降延遲時間以及平均延遲時間？電路的最高工作頻率T/2≥max（tr,tf）fm=1/（2max（tr,tf））（1）利用上述公式計算出上升延遲時間tPLH和下降延遲時間tPHL（2）根據平均延遲時間的公式來計算簡化模型2當輸入為方波時下降時間等同于通過NMOS放電時間上升時間等同于通過PMOS充電時間例題有一個反相器電路，FET的寬長比，nMOS：6、pMOS：8。其工藝參數：Kn’=150uA/V2VTn=0.7VKp’=62uA/V2VTp=-0.85V電源電壓：3.3V?？傒敵鲭娙莨烙嫗?50fF。1）推算上升、下降時間2）此電路的最大工作頻率對延遲時間在非階躍輸入情況，常用對延遲時間來反映電路的瞬態(tài)特性對延遲時間TD的定義：經兩級倒相的非階躍輸入信號和輸出信號相對應波形50﹪幅度點的時間間隔。輸入信號上升沿的50﹪到同相輸出信號上升沿的50﹪的延遲時間TDr輸入信號下降沿的50﹪到同相輸出信號下降沿的50﹪的延遲時間TDf書上公式（4-21）※半經驗公式所以，對延遲時間與上升沿和下降沿時間有關；還與負載電容有關（1-αn）2≈β0（1-αp）2取決于有效的最大電流討論由關于上升沿和下降沿時間的4-19和4-20式可得tr/tf=kn/kp，如果NMOS、PMOS尺寸相同，則tr/tf=μneff/μpeff上升沿時間比下降沿時間長，如果要求相等，則要求pMOS的寬長比是nMOS的寬長比的2.5倍例題：已知NMOS管寬長分別為4微米、2微米。PMOS管的長：2微米，且μneff·Cox=45微安/V2，μpeff·Cox=15微安/V2；VTn=-VTp=0.8伏，Cox=1×10-15F/平方微米，VDD=3伏。求PMOS柵寬度應為多少才能獲得相等的上升沿和下降沿時間？這樣的CMOS倒相器的平均延遲時間為多少？由公式(4-19)、(4-20)得上升沿時間和下降沿時間的比值等于kn/kp，所以既是要求kn=kp，根據器件增益系數的計算公式即可求得PMOS的柵寬值由公式和書上76頁關于上升時間常數、下降時間常數的定義可求得平均延遲時間CMOS反相器（倒相器）結構與工作原理CMOS電路的伏安特性CMOS晶體管的狀態(tài)直流特性瞬態(tài)特性功耗特性E=CLVDD2P01+tscVDDIpeakP01

+VDDIleakageP=CLVDD2f01

+tscVDD

Ipeakf01+

VDD

Ileakage動態(tài)、Dynamicpower靜態(tài)、Short-circuitpowerLeakagepowerf01=P01*fclockCMOS反相器中功耗靜態(tài)功耗根據CMOS倒相器的特點：無論是輸入高電平還是低電平，總是一個管子導通、另一個截止。所有pn結漏電流表面漏電流由于漏電流隨溫度變化：溫度每升高8度其值增加為原來的一倍，所以靜態(tài)功耗也會隨溫度升高而增加動態(tài)功耗當倒相器的輸入端加入連續(xù)脈沖正常工作時，倒相器所耗散的功率動態(tài)功耗由兩個分量迭加的結果負載電容和芯片內寄生電容的充放電電流引起的功耗電路作為開關轉換時進入過渡區(qū)由峰值電流引起的暫態(tài)功耗一般為上一項的10％動態(tài)功耗（4-23）式：與負載電容、工作頻率和電源電壓有關，而與器件參數無關降低電源電壓是減少功耗的重要途徑例題設有一由300個CMOS反相器組成的系統(tǒng)，在頻率為20MHZ、