第12章 組合邏輯電路_第1頁
第12章 組合邏輯電路_第2頁
第12章 組合邏輯電路_第3頁
第12章 組合邏輯電路_第4頁
第12章 組合邏輯電路_第5頁
已閱讀5頁,還剩31頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

什么是電子技術(shù)是研究電子器件及電子器件應(yīng)用的一門學(xué)科通過控制器件中電子的運動而進行工作小結(jié)與回顧一類稱為模擬信號,它是指時間上和數(shù)值上的變化都是連續(xù)平滑的信號,如圖(a)中的正弦信號,處理模擬信號的電路叫做模擬電路。電子電路中的信號分為兩大類:一類信號稱為數(shù)字信號,它是指時間上和數(shù)值上的變化都是不連續(xù)的,如圖(b)中的信號,處理數(shù)字信號的電路稱為數(shù)字電路。(a)(b)如各種脈沖信號。如:模擬聲音的音頻信號;模擬圖象的視頻信號;熱電偶等傳感器產(chǎn)生的電信號等。模擬電路主要包括:各種交、直流放大電路、信號運算與處理電路、信號產(chǎn)生電路、直流電源等。電路構(gòu)成:分立元件——二、三極管、場效應(yīng)管;

集成器件——集成運算放大器。數(shù)字電路的特點:1.元器件工作在開關(guān)狀態(tài)2.研究的對象:輸入輸出之間的邏輯關(guān)系3.分析的工具:邏輯代數(shù)(只有0、1兩個數(shù)值)4.功能描述:真值表、邏輯表達式、卡諾圖、波形圖等5.采用二進制:對元器件要求低,集成度高6.抗干擾性強7.信息可長期保存,保密性強8.通用性強,并可實現(xiàn)在線系統(tǒng)編程t脈沖信號v1、工作頻率很高的信號只能由模擬電路處理。2、微弱信號的放大,數(shù)字電路不能完成。3、大功率放大電路,只能由模擬電路完成。4、與物理世界的接口,必須經(jīng)過一定的模擬信號處理。5、與傳輸介質(zhì)接口(載波傳輸),主要應(yīng)用模擬信號。6、易于實現(xiàn)各種非線性電路,如相乘器等。完整的電子系統(tǒng)是模擬-數(shù)字混合系統(tǒng),物理量傳感器模擬電量A/D變換器數(shù)字信號DSPD/A變換器模擬信號轉(zhuǎn)換器物理量模擬電路的地位和作用模擬電路的性能嚴重地影響整個系統(tǒng)的性能EABCF

與邏輯:當(dāng)決定事件的各個條件全部具備之后,事件才會發(fā)生。(一)與門電路12.1集成基本門電路門電路:實現(xiàn)各種邏輯關(guān)系的基本電路開關(guān)的接通與斷開可用0和1表示,如開關(guān)接通用1表示,開關(guān)斷開用0表示。燈亮可用1表示,燈滅可用0表示。A、B、C三個開關(guān)能組成8個狀態(tài),它與F之間的邏輯關(guān)系如表,這種表示邏輯關(guān)系的表稱為邏輯狀態(tài)表,又稱真值表。ABCF00000000000111100001111010101011真值表ABCFF=ABC&與門真值表ABCF00000000000111100001111010101011與門邏輯符號邏輯式(一)與門電路實現(xiàn)與邏輯關(guān)系的電路稱為與門電路。開關(guān)的接通、斷開與燈亮的邏輯關(guān)系反映在邏輯電路中則是輸入和輸出電位的高與低。通常稱高電位為高電平,低電位為低電平,并分別用1和0來表示。這種邏輯關(guān)系稱為正邏輯,反之稱為負邏輯。

+5VABCDADBDC設(shè)uA=uB=uC=0VDA、DB、DC都導(dǎo)通F=0uF=0.3VFuF=0.3V二極管與門電路(一)與門電路F=ABABF&ABF例:根據(jù)輸入A、B波形畫出輸出F波形。AEBCF或邏輯:當(dāng)決定事件的各個條件中有一個或一個以上具備之后,事件就會發(fā)生。??或門真值表ABCF00010111110111100001111010101011或門邏輯符號或門邏輯式FABC>1F=A+B+C(二)或門電路實現(xiàn)或邏輯關(guān)系的電路稱為或門電路。(二)或門電路例:圖所示為一保險柜的防盜報警電路。保險柜的兩層門上各裝有一個開關(guān)。門關(guān)上時,開關(guān)閉合。當(dāng)任一層門打開時,報警燈亮,試說明該電路的工作原理。F1K>130+5VS1S2EF非邏輯:

決定事件的條件只有一個,當(dāng)條件具備時,

事件不會發(fā)生,條件不存在時,事件發(fā)生。A1FF=AAR??非門真值表AF0011非門邏輯符號非門邏輯式(三)非門電路實現(xiàn)非邏輯關(guān)系的電路稱為非門電路。(四)邏輯代數(shù)的基本運算規(guī)則及定理1.基本運算規(guī)則

或:0+1=1+0=1+10+0=0非:0=11=0A+A=1A+A=AA?A=0A?A=AA=A2.邏輯代數(shù)的基本定律分配律:A(B+C)=A?B+A?CA+B?C=(A+B)?(A+C)反演定理:A?B=A+BA+B=A?B吸收規(guī)則:A+AB=A+B與:0?0=0?1=1?01?1=1推論:A+0=AA+1=1A?0=0?A=0A?1=A交換律:A+B=B+AA?B=B?A結(jié)合律:A+(B+C)=(A+B)+CA?(B?C)=(A?B)?C例:證明AB+AC+BC=AB+AC解:AB+AC+BC=AB+AC+(A+A)BC

=AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)+AC(1+B)=AB+AC例:證明A+AB+BC=A+B解:A+AB+BC=A+B(1+C)例:證明:若F=AB+AB則F=AB+AB解:F=AB+AB=AB?AB=(A+B)?(A+B)=AA+AB+AB+BB=AB+AB=A+B=A+B+BC(四)邏輯代數(shù)的基本運算規(guī)則及定理(五)

邏輯函數(shù)的表示方法2.邏輯代數(shù)式1.邏輯圖F=BC+A3.真值表真值表ABCF11011111101111001010100110000011BCAB>11C&F1.與門和非門構(gòu)成與非門

2.或門和非門構(gòu)成或非門F=ABCF=A+B+CABC1F&ABCF&(一)復(fù)合門電路12.2集成復(fù)合門電路ABC>1FABC>11F4.異或門

F=AB+AB5.同或門AC=1FF=AB+ABABF=13.與或非門F=AB+CD(一)復(fù)合門電路ABCDF&&>1例:試用與非門來組成非門、與門及或門。AB&FA&F非門AB&&F與門=ABF=ABF=A+B=AB=A+BB&A&F&或門

TTL與非門組件就是將若干個與非門電路,經(jīng)過集成電路工藝制作在同一芯片上。&+VC141312111098

1234567地74LS00&&&74LS00組件含有兩個輸入端的與非門四個。已知組合邏輯電路圖,確定它們的邏輯功能。分析步驟:(1)根據(jù)邏輯圖,寫出邏輯函數(shù)表達式

由輸入變量開始,逐級推導(dǎo)出各個門電路

的輸出,并將結(jié)果標(biāo)明在圖上。

(2)對邏輯函數(shù)表達式化簡。(3)根據(jù)最簡表達式列出真值表。(4)由真值表確定邏輯電路的功能。12.3組合邏輯電路的分析&例:分析下圖邏輯電路的功能。&&ABFAB=AB+AB真值表ABF000011101110功能:當(dāng)A、B取值不相同時,輸出為1。是異或門。AB=1F&AABBABAABBABF==BABAAB+AABBAB=A(A+B)+B(A+B)12.3組合邏輯電路的分析&1例:分析下圖邏輯電路的功能。&1&ABFABABABF=ABAB=AB+AB真值表ABF001010100111功能:當(dāng)A、B取值相同時,輸出為1。是同或電路。AB=1FF=AB+AB=AB+AB根據(jù)給定的邏輯要求,設(shè)計出邏輯電路圖。設(shè)計步驟:(1)根據(jù)邏輯要求,定義輸入輸出邏輯變量,列出真值表。

(2)由真值表寫出邏輯函數(shù)表達式。

(3)化簡邏輯函數(shù)表達式。

(4)畫出邏輯圖。12.4組合邏輯電路的設(shè)計三人表決電路例:設(shè)計三人表決電路10A+5VBCRFABCF00000001101110001111010010111011真值表F=AB+AC+BC=AB+AC+BC=ABACBC邏輯代數(shù)式F=ABC+ABC+ABC+ABC=ABC+ABC+AB(C+C)=ABC+ABC+AB=ABC+A(BC+B)=ABC+A(C+B)=ABC+AB+AC=B(AC+A)+AC=B(C+A)+AC三人表決電路10A+5VBCRF=ABACBCF&&&&編碼:用數(shù)字或符號來表示某一對象或信號的過程稱為編碼。

n位二進制代碼可以表示2n個信號8421編碼:將十進制的十個數(shù)0、1、2…9編成二進制的8421(BCD碼)代碼,又稱二—十進制編碼。0000~1001每位的權(quán):23、22、21、2012.5編碼器編碼器&&&&???????????????+5VR10DCBA0123456789

0111DCBA=011112.5編碼器數(shù)字集成編碼器T1147T114716151413121110912345678I4I5

I6

I7

I8

Y2Y1

VCCN

Y3I3I2I1I0Y0I0I8:信號輸入端低電平有效Y0~Y3:信號輸出端以反碼形式輸出12.5編碼器譯碼是編碼的反過程,將二進制代碼按編碼時的原意翻譯成有特定意義的輸出量。(一)二進制譯碼器若輸入變量的數(shù)目為n,則輸出端的數(shù)目N=2n例如:2線—4線譯碼器、3線—8線譯碼器、4線—16線譯碼器等?,F(xiàn)以2線—4線譯碼器為例說明如輸入的信號是兩位數(shù)的二進制數(shù),它有四種組合,共有四種輸出狀態(tài)。12.6譯碼器(一)二進制譯碼器&&&&11111A1A2EF1F2F3F4A1、A2:輸入端F1~F4:輸出端E:使能端譯碼器真值表EA1A2F1F2F3F41

11110

0001110

0110110

1011010

111110(二)顯示譯碼器abfgecd?fg

abedc?+abcdefg?abcdefg+++++?1數(shù)碼顯示器:用來顯示數(shù)字、文字或符號。共陰極接法共陽極接法半導(dǎo)體數(shù)碼管74LS24816151413121110912345678A1A2

LTIB/YBRIBRA3A0

VCCYfYgYaYbYcYdYeYa~Yg:

譯碼器輸出端,與共陰極半導(dǎo)體數(shù)碼管中對應(yīng)字段ag的管腳相連。

2.74LS248七段字形顯示譯碼器顯示譯碼器有四個輸入端,七個輸出端。它將8421碼譯成七個輸出信號以驅(qū)動七段LED顯示器。IBR:滅零輸入端YBR:滅零輸出端LT:

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論