第四章微處理器

第四章微處理器4.1微處理器概述微處理器（Microprocessor）是微機(jī)的運(yùn)算及控制部件，也稱中央處理單元（CPU）。它本身不構(gòu)成獨(dú)立的工作系統(tǒng)，因而它不能獨(dú)立地執(zhí)行程序。通常，微處理器由算術(shù)邏輯部件（ALU）、控制部件、寄存器組和片內(nèi)總線等幾部分組成，這些都在前面幾章中講過(guò)了有了一定的基礎(chǔ)。E83004.28086/8088微處理器的結(jié)構(gòu)

Intel系列的16位CPU雙列直插式封裝40根引腳工作頻率為4.77MHz~10MHz工作電源+5V

8088

8086:對(duì)外有16根數(shù)據(jù)線，20根地址線可尋址的內(nèi)存單元數(shù)220=1M內(nèi)存地址范圍00000~FFFFFH8088:

內(nèi)部寄存器、運(yùn)算部件及內(nèi)部操作均按16位設(shè)計(jì),

除對(duì)外數(shù)據(jù)線為8根外，其余與8086基本相同。

80868086/8088CPU的結(jié)構(gòu)

8086CPU從功能上可分為兩部分，即總線接口部件BIU（Bus1nterfaceUnit）和執(zhí)行部件EU（ExecutionUnit）。8086的內(nèi)部結(jié)構(gòu)如圖4-1所示DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組BIUABDBCB地址加法器指令隊(duì)列PSW標(biāo)志寄存器EU運(yùn)算器DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組BIUABDBCB地址加法器指令隊(duì)列FR標(biāo)志寄存器EU運(yùn)算器1.執(zhí)行部件

執(zhí)行部件（EU）的功能就是負(fù)責(zé)指令的執(zhí)行。從結(jié)構(gòu)圖4-1中，可見(jiàn)到執(zhí)行部件由下列部分組成：1）四個(gè)通用寄存器，即AX、BX、CX、DX；2）四個(gè)專用寄存器，即

基數(shù)指針寄存器——BP，堆棧指針寄存器——SP，源變址寄存器——SI，目的變址寄存器——DI；3）標(biāo)志寄存器（FR）；4）算術(shù)邏輯部件（ALU）。8086／8088的EU有如下特點(diǎn)：

①、四個(gè)通用寄存器既可以作為16位寄存器使用，也可以作為8位寄存器使用。當(dāng)BX寄存器作為8位寄存器時(shí)，分為BH和BL，BH為高8位，BL為低8位。

②．AX寄存器也常稱為累加器，8086指令系統(tǒng)中有許多指令都是通過(guò)累加器的動(dòng)作來(lái)執(zhí)行的。

③.加法器是算術(shù)邏輯的主要部件，絕大部分指令的執(zhí)行都由加法器來(lái)完成。

9個(gè)標(biāo)志按其作用分狀態(tài)標(biāo)志和控制標(biāo)志兩類

狀態(tài)標(biāo)志：OF、SF、ZF、AF、PF、CF

共6個(gè)記錄指令運(yùn)行過(guò)程或運(yùn)算結(jié)果的狀態(tài)信息。控制標(biāo)志:DF、IF、TF

共3個(gè)

作用是控制CPU的操作。16位寄存器，用了其中的9位，其它7位在8086/8088中無(wú)意義。5).標(biāo)志寄存器FR各狀態(tài)標(biāo)志的含義：CF：進(jìn)位標(biāo)志(CarryFlag)反應(yīng)運(yùn)算過(guò)程中，最高位是否產(chǎn)生進(jìn)位/借位。(最高位對(duì)字節(jié)操作指D7位,對(duì)字操作指D15位)加法，最高有效位有進(jìn)位CF＝1，否則CF＝0減法，最高有效位有借位CF＝1，否則CF＝0AF：輔助進(jìn)位標(biāo)志(AuxiliaryCarryFlag)反應(yīng)運(yùn)算過(guò)程中，對(duì)字節(jié)操作D3位是否產(chǎn)生進(jìn)位。對(duì)字操作D7位是否產(chǎn)生進(jìn)位。有進(jìn)位或借位時(shí)，AF＝1，否則AF＝0。ZF：零標(biāo)志(ZeroFlag)反映運(yùn)算結(jié)果是否為0。

運(yùn)算結(jié)果為0時(shí)，ZF＝1，否則ZF＝0SF：符號(hào)標(biāo)志(SignFlag)

反映運(yùn)算結(jié)果的符號(hào)位。對(duì)字節(jié)操作SF＝D7對(duì)字操作SF＝D15OF：溢出標(biāo)志(OverflowFlag)

反映運(yùn)算過(guò)程中是否產(chǎn)生溢出。產(chǎn)生溢出，OF＝1，否則為0。PF：奇偶標(biāo)志(ParityFlag)

反映運(yùn)算結(jié)果中“1”的個(gè)數(shù)情況。有偶數(shù)個(gè)“1”時(shí)，PF＝1,否則PF＝0。

10110101被加數(shù)8位

+

10001111加數(shù)8位進(jìn)位1

111111

01000100和8位PSW標(biāo)志寄存器運(yùn)算器標(biāo)志寄存器運(yùn)算器被加數(shù)加數(shù)和進(jìn)位例

8位二進(jìn)制加法如下，給出各狀態(tài)標(biāo)志位的值

最高位D7位產(chǎn)生進(jìn)位:CF=1D3位產(chǎn)生進(jìn)位:AF=1相加的結(jié)果為44H,不為0:ZF=0結(jié)果的最高位為0:SF=0兩負(fù)數(shù)相加結(jié)果為正，溢出:OF=1結(jié)果中有2個(gè)1，偶數(shù)個(gè)1:PF=1100111各控制標(biāo)志作用(以后用到再介紹)：DF：方向標(biāo)志(DirectionFlag)在串操作指令中控制地址變化的方向。當(dāng)DF＝1時(shí)，地址遞減；當(dāng)DF＝０時(shí)，地址遞增。IF：中斷標(biāo)志(IntermitFlag)當(dāng)IF＝1時(shí)，允許CPU響應(yīng)可屏蔽中斷申請(qǐng)。當(dāng)IF＝０時(shí)，禁止CPU響應(yīng)可屏蔽中斷申請(qǐng)。TF：跟蹤標(biāo)志(TrackFlag)為調(diào)試程序設(shè)置的一個(gè)控制標(biāo)志。當(dāng)TF＝1時(shí)，CPU按單步方式執(zhí)行指令。2.總線接口部件BIU

構(gòu)成部分

4個(gè)16位段寄存器：

CS，DS，ES，SS16位IP指令指針寄存器

20位地址加法器指令隊(duì)列(8088為4字節(jié))(8086的指令隊(duì)列為6字節(jié))

總線控制電路：處理器與外界總線聯(lián)系的轉(zhuǎn)接電路。DSESSSCSIP數(shù)據(jù)暫存器PSW標(biāo)志寄存器執(zhí)行部件控制電路指令譯碼器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組指令隊(duì)列總線接口控制電路運(yùn)算器地址加法器8088編程結(jié)構(gòu)BIUEU

主要功能負(fù)責(zé)與存儲(chǔ)器、I/O接口傳遞數(shù)據(jù)3、8086/8088的寄存器組共有14個(gè)16位寄存器,AX，BX，CX，DX，SI，DI，SP，BP,DS，ES，SS，CS,FR，IP.

其中：

AX、BX、CX、DX

又可分成兩個(gè)8位寄存器(AH,AL;BH,BL;CH,CL;DH,DL.)

其它10個(gè)只能作為16位寄存器。DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組BIUABDBCB地址加法器指令隊(duì)列PSW標(biāo)志寄存器EU運(yùn)算器8088編程結(jié)構(gòu)DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組BIUABDBCB地址加法器指令隊(duì)列FR標(biāo)志寄存器EU運(yùn)算器

總線接口部件和執(zhí)行部件并不是同步工作的，它們是按以下流水線技術(shù)原則管理：

(1)每當(dāng)8086的指令隊(duì)列中有2個(gè)空字節(jié)，BIU就會(huì)自動(dòng)把指令取到指令隊(duì)列中。而同時(shí)EU從指令隊(duì)列取出一條指令，并用幾個(gè)時(shí)鐘周期去分析、執(zhí)行指令。(2)當(dāng)指令隊(duì)列已滿，而且EU對(duì)BIU又無(wú)總線訪問(wèn)請(qǐng)求時(shí)，BIU便進(jìn)入空閑狀態(tài)。

(3)在執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時(shí)，指令隊(duì)列中的原有內(nèi)容被自動(dòng)清除。4．存儲(chǔ)器結(jié)構(gòu)

8086／8088系統(tǒng)中存儲(chǔ)器按字節(jié)編址，可尋址的存儲(chǔ)器空間為1M字節(jié)，由于1M字節(jié)為220，因此每個(gè)字節(jié)所對(duì)應(yīng)的地址應(yīng)是20位，這20位的地址稱為物理地址。

（1）存儲(chǔ)器的分段20位的物理地址在CPU內(nèi)部就應(yīng)有20位的地址寄存器，而機(jī)內(nèi)的寄存器是16位的（16位機(jī)），16位寄存器只能尋址64K字節(jié)。8086／8088系統(tǒng)中把1M存儲(chǔ)空間分成若干個(gè)邏輯段，每個(gè)邏輯段容量（64K字節(jié)，因此1M的存儲(chǔ)空間可分成16個(gè)邏輯段（0一15）。

允許邏輯段在整個(gè)存儲(chǔ)空間浮動(dòng)，即段與段之間可以部分重疊、完全重疊、連續(xù)排列、斷續(xù)排列非常靈活，在整個(gè)存儲(chǔ)空間中可設(shè)置若干個(gè)邏輯段，如圖4-2所示。（物理地址12000）在8086／8088存儲(chǔ)空間中，把16字節(jié)的存儲(chǔ)空間稱作一節(jié)（Paragraph）。

為了簡(jiǎn)化操作，要求各個(gè)邏輯段從節(jié)的整數(shù)邊界開(kāi)始，也就是說(shuō)段首地址低4位應(yīng)該是“0”，因此就把段首地址的高16位稱為“段基址”。

存放在段寄存器DS或CS或SS或ES中，段內(nèi)的偏移地址存放在IP或SP中。

若已知當(dāng)前有效的代碼段、數(shù)據(jù)段、附加段和堆棧段的段基址分別為1055H、250AH、8FFBH和EFF0H，那么它們?cè)诖鎯?chǔ)器中的分布情況如圖4-4所示。（2）存儲(chǔ)器中的邏輯地址和物理地址采用分段結(jié)構(gòu)的存儲(chǔ)器中，任何一個(gè)邏輯地址由段基址和偏移地址兩個(gè)部分構(gòu)成，它們都是無(wú)符號(hào)的16位二進(jìn)制數(shù)。

任何一個(gè)存儲(chǔ)單元對(duì)應(yīng)一個(gè)20位的物理地址，也可稱為絕對(duì)地址，它是由邏輯地址變換得來(lái)的，當(dāng)CPU需要訪問(wèn)存儲(chǔ)器時(shí)，必須完成如下的地址運(yùn)算：物理地址＝段基址*16＋偏移地址

物理地址的形成如圖4-5所示，它是通過(guò)CPU的總線接口部件BIU的地址加法器來(lái)實(shí)現(xiàn)的。例，在8086CPU中，設(shè)某段寄存器的內(nèi)容為1000H，試確定由該段寄存器所決定的內(nèi)存段的起始地址和終止地址在8086CPU中，CS寄存器和IP寄存器的內(nèi)容分別如下，試確定由CS和IP指定的內(nèi)存指令地址(1)CS=1000HIP=2000H(2)CS=1234HIP=ABCDH解：10000H~1FFFFH解：1)1000H*16+2000H=12000H2)1234H*16+ABCDH=1CF2DH

我們可以把每一個(gè)存儲(chǔ)單元看成是具有兩種類型的地址：物理地址和邏輯地址。

物理地址就是實(shí)際地址，它具有20位的地址值，它是唯一標(biāo)識(shí)1M字節(jié)存儲(chǔ)空間的某一個(gè)字節(jié)的地址。

邏輯地址由段基址和偏移地址組成。程序以邏輯地址編址，而不是用物理地址編址。

5．8086總線的工作周期

為了取得指令和傳送數(shù)據(jù)的協(xié)調(diào)工作，就需要CPU的總線接口部件執(zhí)行一個(gè)總線周期。在8086／8088中，一個(gè)最基本的總線周期由四個(gè)時(shí)鐘周期組成，時(shí)鐘周期是CPU的基本時(shí)間計(jì)量單位，它由計(jì)算機(jī)主頻（基頻和倍頻)決定。例如，8086的主頻為10MHz,一個(gè)時(shí)鐘周期就是100ns。在一個(gè)最基本的總線周期中，常將四個(gè)時(shí)鐘周期分別稱為四個(gè)狀態(tài)，即T1狀態(tài)、T2狀態(tài)、T3狀態(tài)、T4狀態(tài)。典型的8086總線周期序列見(jiàn)圖4-6。在T1狀態(tài)：CPU往多路復(fù)用總線上發(fā)出地址信息，以指出要尋址的存儲(chǔ)單元或外設(shè)端口的地址。

在T2狀態(tài)：CPU從總線上撤消地址，而使總線的低16位浮置成高阻狀態(tài)，為傳輸數(shù)據(jù)做準(zhǔn)備?？偩€的最高四位(A16—A19)用來(lái)輸出本總線周期狀態(tài)信息?？臻e周期

在T3狀態(tài)：高4位繼續(xù)提供狀態(tài)信息，低16位

傳遞數(shù)據(jù)。

如果外設(shè)或存儲(chǔ)器沒(méi)有準(zhǔn)備好，怎么辦？這時(shí)，外設(shè)或存儲(chǔ)器會(huì)通過(guò)“READY”信號(hào)線在T3狀態(tài)啟動(dòng)之前，向CPU發(fā)一個(gè)“數(shù)據(jù)未準(zhǔn)備好”信號(hào)，于是CPU會(huì)在T3之后插入一個(gè)或多個(gè)附加的時(shí)鐘周期Tw，Tw也叫等待狀態(tài)。

什么時(shí)候結(jié)束Tw狀態(tài)？在T4狀態(tài)：總線周期結(jié)束。

需要指出的是，只有在CPU和內(nèi)存或I/O接口之間傳輸數(shù)據(jù)，以及填充指令隊(duì)列時(shí)，CPU才執(zhí)行總線周期?？梢?jiàn)，如果在一個(gè)總線周期之后，不立即執(zhí)行下一個(gè)總線周期，那么系統(tǒng)總線就處在空閑狀態(tài)，此時(shí)，執(zhí)行空閑周期。

6.8086/8088CPU的引腳和工作模式

（1）8086和8088的引腳如圖4-7所示：8086／8088各引腳信號(hào)的：功能如下：

1．AD15一AD0。（AddressDatabus）地址／數(shù)據(jù)復(fù)用引腳（雙向工作）作為復(fù)用引腳，在總線周期的T1狀態(tài)用來(lái)輸出要訪問(wèn)的存儲(chǔ)器或I／O端口地址。(AD0—低八位數(shù)據(jù)的選通信號(hào)）

2．A19／S6一A16／S3（Address／Status）地址／狀態(tài)復(fù)用引腳（輸出）3．BHE／S7（BusHighEnab1e／status）高8位數(shù)據(jù)總線允許／狀態(tài)復(fù)用引腳（輸出）BHE信號(hào)和AD0會(huì)控制連接在總線上的存儲(chǔ)器和接口以何種格式傳輸數(shù)據(jù)，具體規(guī)定見(jiàn)表4-3（P81）。

4．NMI（Non一Maskab1einterrupt）非屏蔽中斷引腳（輸入）非屏蔽中斷信號(hào)是不受中斷允許標(biāo)志IF的影響，也不能用軟件進(jìn)行屏蔽。每當(dāng)NMI端進(jìn)入一個(gè)正沿觸發(fā)信號(hào)時(shí)，CPU就會(huì)在結(jié)束當(dāng)前指令后，進(jìn)入對(duì)應(yīng)于中斷類型號(hào)為2的非屏蔽中斷處理程序。5．1NTR（1nterruptRequest）可屏蔽中斷請(qǐng)求信號(hào)引腳（輸入）可屏蔽中斷請(qǐng)求信號(hào)為高電平有效，CPU在執(zhí)行每條指令的最后一個(gè)時(shí)鐘周期會(huì)對(duì)INTR信號(hào)進(jìn)行采樣，如果CPU中的中斷允許標(biāo)志為1，并且又接收到INTR信號(hào)，那么，CPU就會(huì)在結(jié)束當(dāng)前指令后，響應(yīng)中斷請(qǐng)求，進(jìn)入一個(gè)中斷處理子程序。

6．RD（Read）讀信號(hào)引腳（輸出）此信號(hào)指出將要執(zhí)行一個(gè)對(duì)內(nèi)存或I／O端口的讀操作。到底是讀取內(nèi)存單元中的數(shù)據(jù)還是I/0端口中的數(shù)據(jù)，這決定于M／IO信號(hào)。7．CLK（Clock）時(shí)鐘引腳（輸入）

8．RESET（Reset）復(fù)位信號(hào)引腳（輸入）復(fù)位信號(hào)來(lái)到后，CPU便結(jié)束當(dāng)前操作，并對(duì)處理器標(biāo)志寄存器、IP、DS、SS、ES及指令隊(duì)列清零，而將CS設(shè)置為FFFFH。當(dāng)復(fù)位信號(hào)變?yōu)榈碗娖綍r(shí)，CPU從FFFF0H開(kāi)始執(zhí)行程序。

9．READY“準(zhǔn)備好”信號(hào)引腳（輸入）“準(zhǔn)備好”，信號(hào)實(shí)際上是由所訪問(wèn)的存儲(chǔ)器或1／O設(shè)備發(fā)來(lái)的響應(yīng)信號(hào)，高電平有效。“準(zhǔn)備好”，信號(hào)有效時(shí)，表示內(nèi)存或I／O設(shè)備準(zhǔn)備就緒，馬上就可進(jìn)行一次數(shù)據(jù)傳輸。10．TEST測(cè)試信號(hào)引腳（輸入）測(cè)試信號(hào)為低電平有效。TEST信號(hào)是和指令WAIT結(jié)合起來(lái)使用的，在CPU執(zhí)行WAIT指令時(shí)，CPU處于空轉(zhuǎn)狀態(tài)進(jìn)行等待；當(dāng)8086的TEST信號(hào)有效時(shí)，等待狀態(tài)結(jié)束，CPU繼續(xù)往下執(zhí)行被暫停的指令。11．MN／MX（Minimum／MaximumModeControl）最?。畲竽Ｊ娇刂菩盘?hào)引腳（輸入）它是最大模式及最小模式的選擇控制端。此引腳固定接為+5V時(shí)，CPU處于最小模式；如果接地，則CPU處于最大模式。12．GND地和VCC電源引腳

13、INTA（1nterruptAcknowledge）中斷響應(yīng)信號(hào)（輸出）

14、ALE（AddressLatchEnable）地址鎖存允許信號(hào)（輸出）這是8086／8088提供給地址鎖存器8282／8283的控制信號(hào)，高電平有效。

15．DEN（DataEnable）數(shù)據(jù)允許信號(hào)在最小模式下作為數(shù)據(jù)允許信號(hào)輸出端。在用8286／8287作為數(shù)據(jù)總線收發(fā)器時(shí)，DEN為收發(fā)器提供了一個(gè)控制信號(hào)，表示CPU當(dāng)前準(zhǔn)備發(fā)送或接受一個(gè)數(shù)據(jù)。16．DT／R（DataTransmit／Receive）數(shù)據(jù)收發(fā)（輸出）在使用8286／8287作為數(shù)據(jù)總線收發(fā)器時(shí)，DT／R信號(hào)用來(lái)控制8286／8287的數(shù)據(jù)傳送方向。如果DT／R為高電平，則進(jìn)行數(shù)據(jù)發(fā)送；如果DT／R為低電平，則進(jìn)行數(shù)據(jù)接收。

17．M／IO（Memory／Inputandoutput）存儲(chǔ)器／輸入／輸出控制信號(hào)（輸出）此信號(hào)若為高電平，表示CPU和存儲(chǔ)器之間進(jìn)行數(shù)據(jù)傳輸；若為低電平，表示CPU和輸入／輸出設(shè)備之間進(jìn)行數(shù)據(jù)傳輸。18．WR（Write）寫信號(hào)（輸出）此信號(hào)為低電平有效。WR有效時(shí)，表示CPU當(dāng)前正在進(jìn)行存儲(chǔ)器或I/O寫操作，具體到底為哪種寫操作，則由M／IO信號(hào)決定。

19．HOLD（HoldRequest）總線保持請(qǐng)求信號(hào)（輸入）20．HLDA（HoldAcknow1edge）總線保持響應(yīng)信號(hào)（輸出）（2）8086/8088CPU工作模式

8086／8088的工作模式完全是由硬件決定的。為了盡可能適應(yīng)各種使用場(chǎng)合，在設(shè)計(jì)8086／8088CPU芯片時(shí)，就使得它們可以在兩種模式下工作，即最大模式和最小模式。所謂最小模式，就是在系統(tǒng)中只有8086／8088一個(gè)微處理器。在這種系統(tǒng)中，所有的總線控制信號(hào)都直接由8086／8088產(chǎn)生，因此，系統(tǒng)中的總線控制邏輯電路被減到最少。

8087是一種專用于數(shù)值運(yùn)算的處理器，它能實(shí)現(xiàn)多種類型的數(shù)值操作，例如高精度的整數(shù)和浮點(diǎn)運(yùn)算，也可以進(jìn)行超越函數(shù)（如：三角函數(shù)、對(duì)數(shù)函數(shù)）的計(jì)算。最大模式是相對(duì)最小模式而言，它用在中等規(guī)模的或者大型的8086／8088系統(tǒng)中，在此系統(tǒng)中，包含兩個(gè)或多個(gè)微處理器。其中一個(gè)主處理器就是8086／8088，其它的處理器稱為協(xié)處理器。它們是協(xié)助主處理器工作的。和80