數(shù)字邏輯電路第6章時(shí)序邏輯電路-4

第6章常用時(shí)序邏輯電路及MSI

時(shí)序電路模塊的應(yīng)用6.1計(jì)數(shù)器6.2寄存器6.3移位寄存器型計(jì)數(shù)器

5.1.3MSI計(jì)數(shù)器模塊及應(yīng)用

1.74163MSI計(jì)數(shù)器模塊

74163是中規(guī)模集成四位同步二進(jìn)制加法計(jì)數(shù)器,計(jì)數(shù)范圍是0~15。它具有同步置數(shù)、同步清零、保持和二進(jìn)制加法計(jì)數(shù)等邏輯功能。圖5―29（a）和（b）分別是它的國標(biāo)符號(hào)和慣用模塊符號(hào);表5―9為功能表;圖5―30是它的時(shí)序圖。圖5―2974163MSI四位同步二進(jìn)制加法計(jì)數(shù)器（a）國標(biāo)符號(hào);（b）慣用模塊符號(hào)表5―974163MSI四位同步二進(jìn)制加法計(jì)數(shù)器功能表圖5―3074163MSI四位同步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖在圖5―29中,CLK是時(shí)鐘脈沖輸入端,上升沿有效;

是低電平有效的同步清零輸入端;是低電平有效的同步置數(shù)輸入端;EP和ET是兩個(gè)使能輸入端;D0、D1、D2、D3是并行數(shù)據(jù)輸入端;Q0、Q1、Q2、Q3是計(jì)數(shù)器狀態(tài)輸出端;CO是進(jìn)位信號(hào)輸出端,當(dāng)計(jì)數(shù)到1111狀態(tài)時(shí),CO為1。表5―9所示的功能表中列出了74163的工作模式：當(dāng),CLK上升沿到來時(shí),計(jì)數(shù)器的四個(gè)輸出端被同步清零。當(dāng),CLK上升沿到來時(shí),計(jì)數(shù)器的四個(gè)輸出端被同步置數(shù)。當(dāng)、EP=0、ET=1,CLK上升沿到來時(shí),計(jì)數(shù)器的四個(gè)輸出端保持不變,CO輸出端也保持不變。

當(dāng)、ET=0,CLK上升沿到來時(shí),計(jì)數(shù)器的四個(gè)輸出端保持不變,CO輸出端被置零。當(dāng)、EP=1、ET=1,CLK上升沿到來時(shí),電路按二進(jìn)制加法計(jì)數(shù)方式工作。

2.74160MSI計(jì)數(shù)器模塊

74160是中規(guī)模集成8421BCD碼同步十進(jìn)制加法計(jì)數(shù)器,計(jì)數(shù)范圍是0~9。它具有同步置數(shù)、異步清零、保持和十進(jìn)制加法計(jì)數(shù)等邏輯功能。74160的國標(biāo)符號(hào)和慣用模塊符號(hào)分別如圖5―31（a）和（b）所示。圖5―3174160MSI四位同步十進(jìn)制加法計(jì)數(shù)器（a）國標(biāo)符號(hào);（b）慣用模塊符號(hào)

74160的是低電平有效的異步清零輸入端,它通過各個(gè)觸發(fā)器的異步復(fù)位端將計(jì)數(shù)器清零,不受時(shí)鐘信號(hào)CLK的控制。74160其他輸入、輸出端的功能和用法和74163的對(duì)應(yīng)端相同。

表5―10是74160的功能表,它和表5―9所示的74163功能表基本相同。不同之處為:74160是異步清零而74163為同步清零;74160是十進(jìn)制計(jì)數(shù)而74163為二進(jìn)制計(jì)數(shù)。74160的時(shí)序圖如圖5―32所示。表5―1074160MSI四位同步十進(jìn)制加法計(jì)數(shù)器功能表圖5―3274160MSI四位同步十進(jìn)制加法計(jì)數(shù)器的時(shí)序圖

3.74191MSI計(jì)數(shù)器模塊

74191是中規(guī)模集成四位單時(shí)鐘同步二進(jìn)制加/減可逆計(jì)數(shù)器,計(jì)數(shù)范圍是0~15。它具有異步置數(shù)、保持、二進(jìn)制加法計(jì)數(shù)和二進(jìn)制減法計(jì)數(shù)等邏輯功能。圖5―33（a）和（b）分別是它的國標(biāo)符號(hào)和慣用模塊符號(hào)。圖5―3374191MSI四位單時(shí)鐘同步二進(jìn)制加/減可逆計(jì)數(shù)器（a）國標(biāo)符號(hào);（b）慣用模塊符號(hào)

LD是低電平有效的異步置數(shù)控制端。是使能輸入端,低電平有效。/D是加/減控制端,當(dāng)U/D=0時(shí),作加法計(jì)數(shù);當(dāng)U/D=1時(shí),作減法計(jì)數(shù)。C/B是進(jìn)位/借位輸出端,計(jì)數(shù)器作加法計(jì)數(shù)且Q3Q2Q1Q0=1111時(shí),C/B=1,表示有進(jìn)位輸出;計(jì)數(shù)器作減法計(jì)數(shù)且Q3Q2Q1Q0=0000時(shí),C/B=1,表示有借位輸出。是串行時(shí)鐘輸出端,用于多個(gè)芯片的級(jí)聯(lián)擴(kuò)展,在計(jì)數(shù)工作模式（=0）下,當(dāng)C/B=1時(shí),與計(jì)數(shù)脈沖相同。表5―11為74191的功能表;圖5―34是它的時(shí)序圖。表5―1174191MSI四位單時(shí)鐘同步二進(jìn)制加/減可逆計(jì)數(shù)器功能表圖5―3474191MSI四位單時(shí)鐘同步二進(jìn)制加/減可逆計(jì)數(shù)器的時(shí)序圖器件實(shí)例：74SN160異步置0（3）任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法

用已有的N進(jìn)制芯片，組成M進(jìn)制計(jì)數(shù)器，是常用的方法。N進(jìn)制M進(jìn)制N>M原理：計(jì)數(shù)循環(huán)過程中設(shè)法跳過N－M個(gè)狀態(tài)。具體方法：置零法置數(shù)法同步置零和異步置零法例：將同步十六進(jìn)制計(jì)數(shù)器74163→十二進(jìn)制計(jì)數(shù)器同步置0法，如雙線所示，實(shí)現(xiàn)如下圖所示

異步置0如虛線所示置數(shù)法

例：將同步十進(jìn)制計(jì)數(shù)器74160接成七進(jìn)制計(jì)數(shù)器

同步預(yù)置數(shù)（如實(shí)線箭頭所示），進(jìn)位輸出信號(hào)C由S9狀態(tài)譯出，所以反向后作為所需的低電平。

N<M①M(fèi)=N1×N2先用前面的方法分別接成N1和N2兩個(gè)計(jì)數(shù)器。N1和N2間的連接有兩種方式：a.并行進(jìn)位方式：用同一個(gè)CLK，低位片的進(jìn)位輸出作為高位片的計(jì)數(shù)控制信號(hào)（如74160的EP和ET）b.串行進(jìn)位方式：低位片的進(jìn)位輸出作為高位片的CLK，兩片始終同時(shí)處于計(jì)數(shù)狀態(tài)例：用74160接成一百進(jìn)制

例：用兩片74160接成一百進(jìn)制計(jì)數(shù)器并行進(jìn)位法串行進(jìn)位法②M不可分解采用整體置零和整體置數(shù)法：先用兩片接成M’>M的計(jì)數(shù)器然后再采用置零或置數(shù)的方法例：用74160接成二十九進(jìn)制

例：用74160接成二十九進(jìn)制整體置零（異步）整體置數(shù)（同步）6.4同步時(shí)序邏輯電路的設(shè)計(jì)方法6.4.1簡(jiǎn)單同步時(shí)序邏輯電路的設(shè)計(jì)設(shè)計(jì)的一般步驟一、分析設(shè)計(jì)要求，找出電路應(yīng)有的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.確定輸入/輸出變量、電路狀態(tài)數(shù)。2.定義輸入/輸出邏輯狀態(tài)以及每個(gè)電路狀態(tài)的含義，并將電路狀態(tài)順序進(jìn)行編號(hào)。3.按設(shè)計(jì)要求實(shí)現(xiàn)的邏輯功能畫出電路的狀態(tài)轉(zhuǎn)換圖或列出狀態(tài)轉(zhuǎn)換表。二、狀態(tài)化簡(jiǎn)若兩個(gè)電路狀態(tài)在相同的輸入下有相同的輸出，并轉(zhuǎn)向同一個(gè)次態(tài)，則稱為等價(jià)狀態(tài)；等價(jià)狀態(tài)可以合并。

4.用MSI計(jì)數(shù)器模塊構(gòu)成任意進(jìn)制計(jì)數(shù)器

利用MSI計(jì)數(shù)器模塊的清零端和置數(shù)端,結(jié)合MSI計(jì)數(shù)器模塊的串接,可以構(gòu)成任意進(jìn)制的計(jì)數(shù)器。假設(shè)已有N進(jìn)制的計(jì)數(shù)器模塊,要構(gòu)造M進(jìn)制的計(jì)數(shù)器,當(dāng)N>M時(shí),只用一個(gè)MSI計(jì)數(shù)器模塊即可;當(dāng)N<M時(shí),必須要用多個(gè)MSI計(jì)數(shù)器模塊進(jìn)行串接。下面分別來討論這兩種情況。

1)已有計(jì)數(shù)器的模N大于要構(gòu)造計(jì)數(shù)器的模M

當(dāng)已有計(jì)數(shù)器的模N大于要構(gòu)造計(jì)數(shù)器的模M時(shí),要設(shè)法讓計(jì)數(shù)器繞過其中的N-M個(gè)狀態(tài),提前完成計(jì)數(shù)循環(huán),實(shí)現(xiàn)的方法有清零法和置數(shù)法。清零法是在計(jì)數(shù)器尚未完成計(jì)數(shù)循環(huán)之前,使其清零端有效,讓計(jì)數(shù)器提前回到全0狀態(tài)。

置數(shù)法是在計(jì)數(shù)器計(jì)數(shù)到某個(gè)狀態(tài)時(shí),給它置入一個(gè)新的狀態(tài),從而繞過若干個(gè)狀態(tài)。計(jì)數(shù)器模塊的清零和置數(shù)功能有同步和異步兩種不同的方式,相應(yīng)的轉(zhuǎn)換電路也有所不同。要讓計(jì)數(shù)器繞過SM狀態(tài)而從SM-1狀態(tài)轉(zhuǎn)到另一個(gè)狀態(tài)時(shí),如果是同步清零或同步置數(shù)方式,就要在SM-1狀態(tài)時(shí)使計(jì)數(shù)器的同步清零端或同步置數(shù)端有效,這樣，在下一個(gè)計(jì)數(shù)脈沖到來時(shí),計(jì)數(shù)器轉(zhuǎn)為全0狀態(tài)或預(yù)置的狀態(tài)而非SM狀態(tài)，如果是異步清零或異步置數(shù)方式,則要在SM狀態(tài)時(shí)才使計(jì)數(shù)器的異步清零端或異步置數(shù)端有效,此時(shí)，計(jì)數(shù)器立即被清零或置數(shù),SM狀態(tài)只會(huì)維持很短的時(shí)間,不是一個(gè)穩(wěn)定的計(jì)數(shù)狀態(tài)。

【例5.1】

用74163構(gòu)造十五進(jìn)制加法計(jì)數(shù)器。

解74163是具有同步清零和同步置數(shù)功能的四位二進(jìn)制加法計(jì)數(shù)器,它的計(jì)數(shù)循環(huán)中包含16個(gè)狀態(tài),因此又稱十六進(jìn)制計(jì)數(shù)器。用74163構(gòu)造十五進(jìn)制加法計(jì)數(shù)器就是要提前一個(gè)狀態(tài)結(jié)束計(jì)數(shù)循環(huán),使?fàn)顟B(tài)1110的下一個(gè)狀態(tài)改為0000而非原來的1111,如圖5―35所示。

圖5―35十六進(jìn)制加法轉(zhuǎn)換為十五進(jìn)制加法的狀態(tài)轉(zhuǎn)換示意圖由于74163同時(shí)具有清零和置數(shù)功能,因此既可以采用清零法也可以采用置數(shù)法。如果采用清零法,當(dāng)狀態(tài)為1110時(shí),要使74163的同步清零輸入端CLR變?yōu)榈碗娖?當(dāng)下一個(gè)脈沖到來時(shí),計(jì)數(shù)器被清零,回到0000狀態(tài)。此時(shí)，清零輸入端CLR變回高電平,計(jì)數(shù)器又回到計(jì)數(shù)工作模式重新開始計(jì)數(shù)。用清零法將74163構(gòu)造成十五進(jìn)制加法計(jì)數(shù)器的電路連接圖如圖5―36（a）所示。如果采用置數(shù)法,當(dāng)狀態(tài)為1110時(shí),要使74163的同步置數(shù)輸入端LD變?yōu)榈碗娖?并行數(shù)據(jù)輸入端D0、D1、D2、D3都接0,當(dāng)下一個(gè)脈沖到來時(shí),計(jì)數(shù)器被置為0000狀態(tài)。此時(shí)，置數(shù)輸入端LD變回高電平,計(jì)數(shù)器又回到計(jì)數(shù)工作模式重新開始計(jì)數(shù)。用置數(shù)法將74163構(gòu)造成十五進(jìn)制加法計(jì)數(shù)器的電路連接圖如圖5―36（b）所示。圖5―36用74163構(gòu)造十五進(jìn)制加法計(jì)數(shù)器（a）同步清零法;(b)同步置數(shù)法

【例5.2】

用74160構(gòu)造八進(jìn)制加法計(jì)數(shù)器。

解:74160是具有異步清零和同步置數(shù)功能的十進(jìn)制加法計(jì)數(shù)器,它的計(jì)數(shù)循環(huán)中包含10個(gè)狀態(tài)。因此,用74160構(gòu)造八進(jìn)制加法計(jì)數(shù)器時(shí),要使它提前兩個(gè)狀態(tài)結(jié)束計(jì)數(shù)循環(huán),使?fàn)顟B(tài)0111的下一個(gè)狀態(tài)改為0000而非原來的1000,如圖5―37所示。圖5―37十進(jìn)制加法轉(zhuǎn)換為八進(jìn)制加法的狀態(tài)轉(zhuǎn)換示意圖如果采用清零法,由于74160是異步清零,即當(dāng)清零輸入端變?yōu)榈碗娖綍r(shí),計(jì)數(shù)器馬上被清零,回到0000狀態(tài),而無需等到下一個(gè)脈沖到來。因此,應(yīng)該在1000狀態(tài)而非0111狀態(tài)時(shí)使清零輸入端為低電平。如果在0111狀態(tài)時(shí)清零輸入端為低電平,則0111狀態(tài)只能維持很短的時(shí)間而不能作為一個(gè)穩(wěn)定的有效計(jì)數(shù)狀態(tài)。用清零法將74160構(gòu)造成八進(jìn)制加法計(jì)數(shù)器的電路連接圖如圖5―38（a）所示。如果采用置數(shù)法,由于74160是同步置數(shù),當(dāng)狀態(tài)為0111時(shí),就要使74160的置數(shù)輸入端變?yōu)榈碗娖健D5―38（b）所示為用置數(shù)法將74160構(gòu)造成八進(jìn)制加法計(jì)數(shù)器的電路連接圖。圖5―38用74160構(gòu)造八進(jìn)制加法計(jì)數(shù)器（a）異步清零法;(b)同步置數(shù)法

2)已有計(jì)數(shù)器的模N小于要構(gòu)造計(jì)數(shù)器的模M

當(dāng)已有計(jì)數(shù)器的模N小于要構(gòu)造計(jì)數(shù)器的模M時(shí),如果M可以表示為已有計(jì)數(shù)器的模的乘積,則只需將計(jì)數(shù)器串接起來即可,無需利用計(jì)數(shù)器的清零端和置數(shù)端;如果M不能表示為已有計(jì)數(shù)器的模的乘積,則不僅要將計(jì)數(shù)器串接起來,還要利用計(jì)數(shù)器的清零端和置數(shù)端,使計(jì)數(shù)器繞過多余的狀態(tài)。

【例5.3】

用74160和74163構(gòu)造一百六十進(jìn)制計(jì)數(shù)器。

解:74160的模為10,74163的模是16,兩者的乘積正好為160,因此可以直接將一個(gè)74160和一個(gè)74163連接起來實(shí)現(xiàn)一百六十進(jìn)制計(jì)數(shù)器。連接方法有串行進(jìn)位和并行進(jìn)位兩種,分別如圖5―39和圖5―40所示。圖5―39串行進(jìn)位連接方式圖5―40并行進(jìn)位連接方式

【例5.4】

用74163構(gòu)造二百進(jìn)制計(jì)數(shù)器。

解:74163的模為16,將兩片74163連接起來可以構(gòu)成二百五十六進(jìn)制計(jì)數(shù)器。要構(gòu)造二百進(jìn)制計(jì)數(shù)器,必須讓計(jì)數(shù)器繞過56個(gè)多余的狀態(tài),使計(jì)數(shù)器從全0狀態(tài)開始計(jì)數(shù),即經(jīng)過輸入200個(gè)計(jì)數(shù)脈沖后,重新回到全0狀態(tài)?？梢圆捎谜w清零或整體置數(shù)方法。由于74163的清零和置數(shù)功能是同步方式的,因此要在計(jì)數(shù)199個(gè)脈沖后,使兩片計(jì)數(shù)器的清零輸入端或置數(shù)輸入端都有效。圖5―41（a）、（b）分別是整體清零法和整體置數(shù)法的電路連接圖。由圖中可知,當(dāng)計(jì)數(shù)器計(jì)數(shù)到第199個(gè)脈沖時(shí),狀態(tài)為11000111,此時(shí)與非門G的輸出變?yōu)榈碗娖?