多通道緩沖串口

第八章多通道緩沖串口(McBSP)第八章多通道緩沖串口(McBSP)8.1信號(hào)接口8.2控制寄存器8.3時(shí)鐘和幀同步信號(hào)

8.4標(biāo)準(zhǔn)模式傳輸操作

8.7SPI接口

8.1信號(hào)接口McBSP是多通道緩沖串口(Multi-channelBufferedSerialPort)RSR---數(shù)據(jù)接收移位寄存器RBR---數(shù)據(jù)接收緩沖寄存器DRR---數(shù)據(jù)接收寄存器DXR---數(shù)據(jù)發(fā)送寄存器XSR---數(shù)據(jù)發(fā)送移位寄存器8.1信號(hào)接口CPU或EDMA控制器向數(shù)據(jù)發(fā)送寄存器(DXR)寫入待發(fā)送的數(shù)據(jù)，從數(shù)據(jù)接收寄存器(DRR)讀取接收到的數(shù)據(jù)。McBSP的接收操作采取3級(jí)緩存方式，數(shù)據(jù)到達(dá)DR管腳后移位進(jìn)入RSR。一旦整個(gè)數(shù)據(jù)單元(8位、12位、16位、20位、24位或32位)接收完畢，若RBR寄存器為空，則RSR將數(shù)據(jù)復(fù)制到RBR中。如果DRR中舊的數(shù)據(jù)已經(jīng)被CPU或EDMA控制器讀走，則RBR進(jìn)一步將新的數(shù)據(jù)復(fù)制到DRR中。發(fā)送操作采取2級(jí)緩存方式，發(fā)送數(shù)據(jù)首先由CPU或EDMA控制器寫入DXR。如果XSR寄存器為空，則DXR中的值被復(fù)制到XSR準(zhǔn)備移位輸出；否則，DXR會(huì)等待XSR中舊數(shù)據(jù)的最后1位被移位輸出到DX管腳后，才將數(shù)據(jù)復(fù)制到XSR中。這種多級(jí)緩沖結(jié)構(gòu)使片內(nèi)的數(shù)據(jù)讀寫和外部的數(shù)據(jù)通信可以同時(shí)進(jìn)行。EDMA事件的觸發(fā)，PaRAM的設(shè)置McBSP術(shù)語位(Bit)：位是串行數(shù)據(jù)流中的最小組成部分。每個(gè)位的開始和結(jié)束都是用一個(gè)串行時(shí)鐘的邊沿作為標(biāo)志。字(Word)：字是一組位，它組成了在DSP和外部器件之間傳輸?shù)臄?shù)據(jù)。單元(Slot)：一個(gè)單元包括組成字的那些位。有時(shí)為了將字填充到對(duì)于DSP和外部器件接口來說合適的位數(shù)，單元也包括那些用來填充字的附加位。幀(Frame)：一幀可以包括一個(gè)或多個(gè)單元，這由具體協(xié)議確定8.2控制寄存器串口控制寄存器(SPCR)8.2控制寄存器8.2控制寄存器接收控制寄存器(RCR)發(fā)送控制寄存器(XCR)8.2控制寄存器采樣率發(fā)生器寄存器(SRGR)管腳控制寄存器(PCR)8.3時(shí)鐘和幀同步信號(hào)時(shí)鐘CLKR/CLKX是接收／發(fā)送串行數(shù)據(jù)流的同步時(shí)鐘，幀同步信號(hào)FSR和FSX則定義了一批數(shù)據(jù)傳輸?shù)拈_始。McBSP的數(shù)據(jù)時(shí)鐘以及幀同步信號(hào)可以設(shè)置的參數(shù)包括：FSR、FSX、CLKX和CLKR的極性選擇單相幀或二相幀定義每相中數(shù)據(jù)單元的個(gè)數(shù)定義每相中１個(gè)數(shù)據(jù)單元的位數(shù)幀同步信號(hào)是否觸發(fā)開始新的串行數(shù)據(jù)流幀同步信號(hào)與第１個(gè)數(shù)據(jù)位之間的延遲，可以是0位、1位或2位延遲接收數(shù)據(jù)的左右調(diào)整，進(jìn)行符號(hào)擴(kuò)展或是填充01.采樣率發(fā)生器CLKG頻率=輸入時(shí)鐘的頻率／(CLKGDV+1)FPER和FWID位分別控制幀脈沖的周期和脈沖寬度

2.幀同步和時(shí)鐘信號(hào)的有效邏輯/邊沿

可以通過PCR寄存器的FS(R/X)M位設(shè)置幀同步脈沖由內(nèi)部采樣率發(fā)生器輸出或是由外部輸入；通過PCR中的CLK(R/X)M位選擇收發(fā)時(shí)鐘信號(hào)是外部輸入還是輸出。3.幀同步信號(hào)幀同步有效表示1幀串行數(shù)據(jù)傳輸?shù)拈_始幀可以包括2個(gè)相位相位中的數(shù)據(jù)單元個(gè)數(shù)定義為

(R/X)FRLEN(1/2)+1數(shù)據(jù)單元的位數(shù)如表所示例子中參數(shù)設(shè)置為(R/X)FRLEN1=0000001b，(R/X)FRLEN2=0000010b，(R/X)WDLEN1=001b，(R/X)WDLEN2=000b

雙相幀(Dual-PhaseFrame)的例子3.幀同步信號(hào)4個(gè)8位數(shù)據(jù)單元的單相幀傳輸例子：(R/X)PHASE=0，表示單相幀(R/X)FRLEN1=0000011b，表示每幀4個(gè)數(shù)據(jù)單元(R/X)WDLEN1=000b，表示數(shù)據(jù)字長8位1個(gè)32位數(shù)據(jù)單元的單相幀傳輸例子：(R/X)PHASE＝0，表示單相幀(R/X)FRLEN1＝0b，表示每幀中含1個(gè)數(shù)據(jù)單元(R/X)WDLEN1=101b，表示數(shù)據(jù)單元字長32位4.數(shù)據(jù)延遲收/發(fā)控制寄存器中的RDATDLY位和XDATDLY位可分別設(shè)置接收和發(fā)送的數(shù)據(jù)延遲，延遲范圍可以是0~2個(gè)傳輸時(shí)鐘周期，一般是在其后的第1個(gè)時(shí)鐘周期啟動(dòng)該幀的數(shù)據(jù)傳輸8.4標(biāo)準(zhǔn)模式傳輸操作下面的討論中，假設(shè)串口的設(shè)置為：(R/X)PHASE＝0，單相幀(R/X)FRLEN1＝0b，每幀一個(gè)數(shù)據(jù)單元(R/X)WDLEN1=000b，數(shù)據(jù)單元字長8位(R/X)FRLEN2和(R/X)WDLEN2字段無效，可以設(shè)為任意值CLK(R/X)P=0，時(shí)鐘下降沿處接收數(shù)據(jù)，上升沿處發(fā)送數(shù)FS(R/X)P=0，幀同步信號(hào)高有效(R/X)DATDLY=01b，1位數(shù)據(jù)延遲數(shù)據(jù)的接收(FSR)有效后，DR管腳上的數(shù)據(jù)在經(jīng)過一定的數(shù)據(jù)延遲后依次移位進(jìn)入(RSR)。若RBR為空，則在每個(gè)數(shù)據(jù)單元接收的末尾，CLRK時(shí)鐘上升沿處，RSR中的內(nèi)容會(huì)被復(fù)制到RBR中。這一個(gè)復(fù)制操作會(huì)在下一個(gè)時(shí)鐘下降沿處觸發(fā)狀態(tài)位RRDY置1，標(biāo)志接收數(shù)據(jù)寄存器(DRR)已準(zhǔn)備好，CPU或DMA控制器可以讀取數(shù)據(jù)。當(dāng)數(shù)據(jù)被讀走后，RRDY自動(dòng)變無效。數(shù)據(jù)的發(fā)送(FSX)有效后，(XSR)中的數(shù)據(jù)經(jīng)過一定的數(shù)據(jù)延遲，開始依次移位輸出到DX管腳上。在每個(gè)數(shù)據(jù)單元發(fā)送的末尾，CLRK時(shí)鐘上升沿處，如果DXR中已經(jīng)準(zhǔn)備好新的數(shù)據(jù)，DXR中的新數(shù)據(jù)會(huì)自動(dòng)復(fù)制到XSR中。DXR-XSR復(fù)制操作會(huì)在下一個(gè)CLKX下降沿處激活XRDY位，表示可以向發(fā)送數(shù)據(jù)寄存器(DXR)寫入新的數(shù)據(jù)。CPU或DMA控制器寫入數(shù)據(jù)后，XRDY變?yōu)闊o效。幀信號(hào)的最高頻率幀頻率=傳輸時(shí)鐘頻率／幀同步信號(hào)之間的傳輸時(shí)鐘周期數(shù)最大幀頻率=傳輸時(shí)鐘頻率／每幀數(shù)據(jù)的位數(shù)忽略幀同步的傳輸(R/X)FIG=0時(shí)數(shù)據(jù)單元B被多余的幀同步信號(hào)中斷的例子

(R/X)FIG=1時(shí)McSBP忽略多余的幀同步信號(hào)的操作

忽略幀同步的傳輸利用(R/X)FIG位設(shè)置，進(jìn)行數(shù)據(jù)打包(DataPacking)多通道傳輸接口1幀串行數(shù)據(jù)流也可看成是1組時(shí)分復(fù)用的數(shù)據(jù)傳輸通道，“數(shù)據(jù)單元”就等同于“數(shù)據(jù)通道”

(a)XMCM=00b，多通道操作被禁止。發(fā)送的4個(gè)數(shù)據(jù)單元都經(jīng)過了“寫入DXR”，和“DXR-XSR拷貝”階段，最后出現(xiàn)在DX管腳上

多通道傳輸接口(b)XMCM=01b，使能多通道工作模式。首先禁止并屏蔽所有數(shù)據(jù)單元的發(fā)送輸出。XPABLK選擇A組子幀中的0號(hào)子幀，然后由XCER使能該子幀中的第1、3號(hào)數(shù)據(jù)通道進(jìn)行發(fā)送。只有被選擇并使能的通道，其對(duì)應(yīng)數(shù)據(jù)(E1，E3)才會(huì)進(jìn)行DXR-XSR拷貝，并出現(xiàn)在DX管腳上多通道傳輸接口(c)XMCM=10b，使能多通道工作模式。所有的通道都被使能發(fā)送數(shù)據(jù)，因此可以看到E0～E3都完成了“寫入DXR”“DXR-XSR拷貝”操作，但是只有XPABLK和XCER位選擇的通道的數(shù)據(jù)(E1和E3)才會(huì)真正出現(xiàn)在DX管腳上，其余通道數(shù)據(jù)的輸出均被屏蔽多通道傳輸接口(d)XMCM=11b，使能多通道工作模式。首先禁止并屏蔽所有數(shù)據(jù)單元的發(fā)送輸出，進(jìn)入對(duì)稱收發(fā)模式。對(duì)稱收發(fā)模式是指設(shè)備的收發(fā)操作在同一個(gè)子幀位置執(zhí)行。此時(shí)由RPABLK統(tǒng)一選擇發(fā)送和接收需要的子幀，XPABLK字段的設(shè)置值不再有效8.7SPI接口串行協(xié)議接口(SeriesProtocolInterface)定義了主/從兩種模式，包括4根信號(hào)線串行數(shù)據(jù)輸入(MISO，主設(shè)備輸入或從設(shè)備輸出)串行數(shù)據(jù)輸出(MOSI，主設(shè)備輸出或從設(shè)備輸入)移位時(shí)鐘(SCK)從設(shè)備使能(SS)SPI接口的最大特點(diǎn)是由主設(shè)備時(shí)鐘信號(hào)的出現(xiàn)與否界定主/從設(shè)備間的通信McBSP的數(shù)據(jù)同步時(shí)鐘具有停止控制選項(xiàng)，因此可以與SPI協(xié)議兼容

SPI接口時(shí)鐘工作模式CLKSTP=10b時(shí)的SPI傳輸CLKSTP=11b時(shí)的SPI傳輸CLKSTP=10，CLKXP=0CLKSTP=10，CLKXP=1CLKSTP=11，CLKXP=0CLKSTP=11，CLKXP=1CLKGDV=250，時(shí)鐘周期=40ns*250=10us，(CPU/2)=25MHzMcBSP作為SPI主控端(Master)由于McBSP產(chǎn)生CLKX和FSX信號(hào)輸出，因此需設(shè)置CLKXM=FSXM=1。此外，還需要設(shè)置SRGR寄存器中的FSMG=0，即每次進(jìn)行DXR到XSR的拷貝操作時(shí)要產(chǎn)生FSX信號(hào)McBSP作為SPI從屬端(Slave)當(dāng)McBSP作為SPI從設(shè)備時(shí)，由外部主設(shè)備產(chǎn)生接口時(shí)鐘和從設(shè)備使能信號(hào)。McBSP的CLKX管腳和FSX管腳配置為輸入管腳(CLKXM=FSXM＝0)。輸入串口的CLKX和FSX同時(shí)也作為