并行IO接口實(shí)驗(yàn)

Slide0Nov,2015計(jì)算機(jī)組成原理與接口技術(shù)（實(shí)驗(yàn)）——基于MIPS架構(gòu)實(shí)驗(yàn)4&5并行IO接口實(shí)驗(yàn)（第12~13周）Agenda實(shí)驗(yàn)內(nèi)容目的任務(wù)及時(shí)間安排報(bào)告要求原理回顧Nexys4實(shí)驗(yàn)板簡(jiǎn)介Nexys4怎么用？Xilinx的GPIO和INTCGPIO硬件設(shè)計(jì)GPIO應(yīng)用軟件設(shè)計(jì)系統(tǒng)功能測(cè)試Slide1實(shí)驗(yàn)?zāi)康恼莆誈PIOIP核的工作原理和使用方法掌握中斷控制方式的IO接口設(shè)計(jì)原理掌握中斷程序設(shè)計(jì)方法掌握IO接口程序控制方法查詢方式中斷方式延時(shí)方式Slide2實(shí)驗(yàn)任務(wù)及時(shí)間安排任務(wù)（第11、13章內(nèi)容）1）按鍵輸入，顯示到console查詢、中斷2）獨(dú)立式開(kāi)關(guān)輸入，顯示到console查詢、中斷3）Led走馬燈輸出延時(shí)、中斷4）數(shù)碼管滾動(dòng)輸出任意數(shù)字延時(shí)、中斷時(shí)間安排（第12~13周）課內(nèi)：兩次課課外：兩周時(shí)間內(nèi)自行添加Slide3【1】最小硬件系統(tǒng)的建立，按照實(shí)驗(yàn)書(shū)第11章內(nèi)容做；【2】參考資料除了實(shí)驗(yàn)書(shū)外，請(qǐng)認(rèn)真觀看左老師的實(shí)驗(yàn)視頻。實(shí)驗(yàn)報(bào)告要求實(shí)驗(yàn)任務(wù)硬件電路框圖硬件實(shí)現(xiàn)步驟查詢方式、中斷方式、延時(shí)方式軟件流程圖軟件源代碼加注釋心得體會(huì)Slide4Agenda實(shí)驗(yàn)內(nèi)容目的任務(wù)及時(shí)間安排報(bào)告要求原理回顧Nexys4實(shí)驗(yàn)板簡(jiǎn)介Nexys4怎么用？Xilinx的GPIO和INTCGPIO硬件設(shè)計(jì)GPIO應(yīng)用軟件設(shè)計(jì)系統(tǒng)功能測(cè)試Slide5Nexys4實(shí)驗(yàn)板簡(jiǎn)介

外觀Slide6TheNexys4boardisacomplete,ready-to-usedigitalcircuitdevelopmentplatformbasedonthelatestArtix-7FieldProgrammableGateArray(FPGA)fromXilinx.Withitslarge,high-capacityFPGA(XilinxpartnumberXC7A100T-1CSG324C),generousexternalmemories,andcollectionofUSB,Ethernet,andotherports,theNexys4canhostdesignsrangingfromintroductorycombinationalcircuitstopowerfulembeddedprocessors.Severalbuilt-inperipherals,includinganaccelerometer,temperaturesensor,MEMsdigitalmicrophone,aspeakeramplifier,andalotofI/OdevicesallowtheNexys4tobeusedforawiderangeofdesignswithoutneedinganyothercomponents.Nexys4實(shí)驗(yàn)板簡(jiǎn)介

電源供電Slide7[1]JP3&J12缺省設(shè)置是按照USB供電[2]J6即作為USB供電，也是Jtag調(diào)試接口，還是USB-RS232的接口。Nexys4實(shí)驗(yàn)板簡(jiǎn)介

FPGA配置Slide8[1]JP2&JP1缺省設(shè)置是按照SPIFlashNexys4實(shí)驗(yàn)板簡(jiǎn)介

ExternalMemoriesSlide9TheNexys4boardcontainstwoexternalmemories:a128MbitCellularRAM(pseudo-staticDRAM)anda128Mbitnon-volatileserialFlashdevice.TheCellularRAMhasanSRAMinterface,andtheserialFlashisonadedicatedquad-mode(x4)SPIbus.Nexys4實(shí)驗(yàn)板簡(jiǎn)介

EthernetPHYSlide10TheNexys4boardincludesanSMSC10/100EthernetPHY(SMSCpartnumberLAN8720A)pairedwithanRJ-45Ethernetjackwithintegratedmagnetics.Nexys4實(shí)驗(yàn)板簡(jiǎn)介

Oscillators/ClocksTheNexys4boardincludesasingle

100MHzcrystaloscillatorconnectedto

pinE3(E3isaMRCCinputon

bank35).Slide11Nexys4實(shí)驗(yàn)板簡(jiǎn)介

USB-UARTBridge(SerialPort)Slide12TheNexys4includesanFTDIFT2232HQUSB-UARTbridge(attachedtoconnectorJ6)thatallowsyouusePCapplicationstocommunicatewiththeboardusingstandardWindowsCOMportcommands.Nexys4實(shí)驗(yàn)板簡(jiǎn)介

VGAPortSlide13Nexys4實(shí)驗(yàn)板簡(jiǎn)介

BasisIOButtonSwitchLED7-segDisResetTri-CLEDsSlide14[1]各種IO會(huì)在實(shí)驗(yàn)中頻繁使用，要會(huì)看管腳分配。[2]本實(shí)驗(yàn)中用到部分[3]管腳分配詳見(jiàn)文件：Nexys4_Master.ucfNexys4實(shí)驗(yàn)板簡(jiǎn)介

PmodConnectorsSlide15[1]提供外部擴(kuò)展能力[2]本實(shí)驗(yàn)中可用Nexys4實(shí)驗(yàn)板簡(jiǎn)介

傳感器溫度加速度

Slide16Nexys4實(shí)驗(yàn)板簡(jiǎn)介

其它鍵盤鼠標(biāo)IICSPI……詳見(jiàn)“Nexys4_RM_VB2_Final_5.pdf”——Slide17Nexys4實(shí)驗(yàn)板簡(jiǎn)介

基于Nexys4可以做？？？簡(jiǎn)易數(shù)字示波器簡(jiǎn)易數(shù)字信號(hào)源VGA貪食蛇小游戲超聲波測(cè)距儀簡(jiǎn)易手繪畫(huà)圖儀簡(jiǎn)易電子琴加速度測(cè)量?jī)x（跑步計(jì)步器）……Slide18

是考慮賽課結(jié)合題目的時(shí)候了??！——只有想不到，沒(méi)有做不到。Nexys4怎么用？基于Nexys4怎么做？？？純FPGA方案所有功能用硬件描述語(yǔ)言實(shí)現(xiàn)嵌入式處理器+應(yīng)用軟件方案FPGA中設(shè)計(jì)處理器，并運(yùn)行相應(yīng)的

用戶程序，從而實(shí)現(xiàn)相應(yīng)的功能。實(shí)驗(yàn)書(shū)第三篇例子都是采用此方案。Slide19Nexys4怎么用？怎么在Nexys4中建立處理器硬件系統(tǒng)？硬件開(kāi)發(fā)環(huán)境XPS（XilinxPlatformStudio）BSB建立最小系統(tǒng)（11章）添加基本硬件模塊（13章示例1）每一個(gè)IP核相當(dāng)于一個(gè)集成芯片完成一定功

能，添加IP核之后需要完成各個(gè)IP核之間的

連線以及存儲(chǔ)空間分配（地址譯碼）Slide20Nexys4怎么用？怎么在Nexys4中建立處理器硬件系統(tǒng)？硬件開(kāi)發(fā)環(huán)境XPS（XilinxPlatformStudio）BSB建立最小系統(tǒng)（11章）添加基本硬件模塊（13章示例1）每一個(gè)IP核相當(dāng)于一個(gè)集成芯片完成一定功

能，添加IP核之后需要完成各個(gè)IP核之間的

連線以及存儲(chǔ)空間分配（地址譯碼）Slide21Nexys4怎么用？怎么寫(xiě)處理器運(yùn)行的用戶程序？軟件開(kāi)發(fā)環(huán)境SDK（SoftwareDevelopmentKit）C語(yǔ)言具體過(guò)程詳見(jiàn)實(shí)驗(yàn)教材第11章以及

第13章示例1Slide22Agenda實(shí)驗(yàn)內(nèi)容目的任務(wù)及時(shí)間安排報(bào)告要求原理回顧Nexys4實(shí)驗(yàn)板簡(jiǎn)介Nexys4怎么用？Xilinx的GPIO和INTCGPIO硬件設(shè)計(jì)GPIO應(yīng)用軟件設(shè)計(jì)系統(tǒng)功能測(cè)試Slide23Xilinx的GPIO和INTCGPIOGPIO（generalpurposeIO）是通用并行IO接口的簡(jiǎn)稱。它將總線信號(hào)轉(zhuǎn)換為IO設(shè)備要求的信號(hào)類型，實(shí)現(xiàn)地址譯碼、輸出數(shù)據(jù)鎖存、輸入數(shù)據(jù)緩沖的功能XilinxAXI總線GPIOIP核包括AXI總線接口模塊、中斷產(chǎn)生邏輯、雙通道I/O模塊每個(gè)通道都可以支持1~32位的數(shù)據(jù)輸入

輸出，可以配置為單輸入、單輸出或雙

向輸入輸出——怎么配置？？

（通過(guò)寄存器）Slide24Xilinx的GPIO和INTCGPIO內(nèi)部框圖及其寄存器I/O方向當(dāng)GPIO_TRI某位為0時(shí)，GPIO相應(yīng)的IO引腳配置為輸出；當(dāng)GPIO_TRI某位為1時(shí)，GPIO相

應(yīng)的IO引腳配置為輸入；I/O讀寫(xiě)Slide25寄存器名稱偏移地址初始值含義讀寫(xiě)操作GPIO_DATA0x00通道1數(shù)據(jù)寄存器通道1數(shù)據(jù)GPIO_TRI0x40通道1三態(tài)控制寄存器寫(xiě)控制通道1傳輸方向GPIO2_DATA0x80通道1數(shù)據(jù)寄存器通道2數(shù)據(jù)GPIO2_TRI0xC0通道1三態(tài)控制寄存器寫(xiě)控制通道1傳輸方向#include“xil_io.h”…Xil_In8(Addr);Xil_In16(Addr);Xil_In32(Addr);Xil_Out8(Addr,Value);Xil_Out16(Addr,Value);Xil_Out32(Addr,Value);

Xilinx的GPIO和INTCGPIO內(nèi)部框圖及其寄存器I/O模塊的基地址XPS和SDK中均可查看Slide26寄存器名稱偏移地址初始值含義讀寫(xiě)操作GPIO_DATA0x00通道1數(shù)據(jù)寄存器通道1數(shù)據(jù)GPIO_TRI0x40通道1三態(tài)控制寄存器寫(xiě)控制通道1傳輸方向GPIO2_DATA0x80通道1數(shù)據(jù)寄存器通道2數(shù)據(jù)GPIO2_TRI0xC0通道1三態(tài)控制寄存器寫(xiě)控制通道1傳輸方向#include“xil_io.h”…Xil_In8(Addr);Xil_In16(Addr);Xil_In32(Addr);Xil_Out8(Addr,

Value);Xil_Out16(Addr,Value);Xil_Out32(Addr,Value);

Xilinx的GPIO和INTCGPIO內(nèi)部框圖及其寄存器I/O中斷Slide27名稱偏移地址含義讀寫(xiě)操作GIER0x11C全局中斷屏蔽寄存器最高位bit31控制GPIO是否輸出中斷信號(hào)IrqIPIER0x128中斷屏蔽寄存器控制各個(gè)通道是否允許產(chǎn)生中斷bit0-通道1；bit1-通道2IPISR0x120中斷狀態(tài)寄存器各個(gè)通道的中斷請(qǐng)求狀態(tài)，寫(xiě)1將清除相應(yīng)位的中斷狀態(tài)bit0-通道1；bit1-通道2Xilinx的GPIO和INTCAXIINTCSlide28硬件設(shè)計(jì)硬件電路框圖MicroBlaze最小系統(tǒng)：第11章GPIO模塊&AXIINTC：在最小系統(tǒng)基礎(chǔ)上，用XPS軟件添加(詳見(jiàn)13.5.1節(jié))Slide29GPIO、AXI的配置，模塊間的連接等均通過(guò)圖形菜單來(lái)完成，提高了設(shè)計(jì)效率硬件設(shè)計(jì)BasisIOButtonSwitchLED7-segDisResetTri-CLEDsSlide30[1]各種IO會(huì)在實(shí)驗(yàn)中頻繁使用，要會(huì)看管腳分配。[2]本實(shí)驗(yàn)中用到部分[3]管腳分配詳見(jiàn)文件：Nexys4_Master.ucf硬件設(shè)計(jì)硬件電路初步測(cè)試XMD硬件測(cè)試：下載完bit流到FPGA之后，就可以采用命令讀取GPIO的寄存器檢驗(yàn)硬件平臺(tái)是否工作正常Slide31因?yàn)閄PS中設(shè)置Dip為InputOnly，讀Dip的數(shù)據(jù)寄存器，其值會(huì)隨著外接Dip[7:0]的狀態(tài)而改變?！狣ip的輸入/輸出功能正確。寄存器名稱偏移地址初始值含義讀寫(xiě)操作GPIO_DATA0x00通道1數(shù)據(jù)寄存器通道1數(shù)據(jù)GPIO_TRI0x40通道1三態(tài)控制寄存器寫(xiě)控制通道1傳輸方向GPIO2_DATA0x80通道1數(shù)據(jù)寄存器通道2數(shù)據(jù)GPIO2_TRI0xC0通道1三態(tài)控制寄存器寫(xiě)控制通道1傳輸方向硬件設(shè)計(jì)硬件電路初步測(cè)試XMD硬件測(cè)試：下載完bit流到FPGA之后，就可以采用命令讀取GPIO的寄存器檢驗(yàn)硬件平臺(tái)是否工作正常Slide32第1次讀Dip的IPISR為1，因之前有Dip撥動(dòng)，產(chǎn)生了中斷；寫(xiě)1到IPISR會(huì)清零IPISR；有Dip撥動(dòng)后再讀IPISR又為1；——Dip中斷正確名稱偏移地址含義讀寫(xiě)操作GIER0x11C全局中斷屏蔽寄存器最高位bit31控制GPIO是否輸出中斷信號(hào)IrqIPIER0x128中斷屏蔽寄存器控制各個(gè)通道是否允許產(chǎn)生中斷bit0-通道1；bit1-通道2IPISR0x120中斷狀態(tài)寄存器各個(gè)通道的中斷請(qǐng)求狀態(tài)，寫(xiě)1將清除相應(yīng)位的中斷狀態(tài)bit0-通道1；bit1-通道2Dip的IPISR的地址為0x40040120硬件設(shè)計(jì)硬件電路初步測(cè)試XMD硬件測(cè)試：下載完bit流到FPGA之后，就可以采用命令讀取GPIO的寄存器檢驗(yàn)硬件平臺(tái)是否工作正常Slide33第一次讀BtnIPISR為0，因?yàn)橹皼](méi)有按下Button；按Button后再讀IPISR為1；寫(xiě)1到IPISR會(huì)清零IPISR?！狟tn中斷正確名稱偏移地址含義讀寫(xiě)操作GIER0x11C全局中斷屏蔽寄存器最高位bit31控制GPIO是否輸出中斷信號(hào)IrqIPIER0x128中斷屏蔽寄存器控制各個(gè)通道是否允許產(chǎn)生中斷bit0-通道1；bit1-通道2IPISR0x120中斷狀態(tài)寄存器各個(gè)通道的中斷請(qǐng)求狀態(tài)，寫(xiě)1將清除相應(yīng)位的中斷狀態(tài)bit0-通道1；bit1-通道2Button的IPISR的地址為0x40000120應(yīng)用軟件設(shè)計(jì)使用SDK軟件，設(shè)計(jì)應(yīng)用程序(詳見(jiàn)13.5.1)由MicroBlazeCPU執(zhí)行管理AXI、GPIO模塊，實(shí)現(xiàn)輸入、中斷等功能函數(shù)接口可以基于已有驅(qū)動(dòng)提供的API也可以直接通過(guò)libc提供的輸入輸出語(yǔ)句對(duì)硬件進(jìn)行直接控制Slide34應(yīng)用軟件設(shè)計(jì)函數(shù)接口可以基于已有驅(qū)動(dòng)提供的API——GPIO位于頭文件xg