數(shù)字電子技術(shù)(成立版)課后作業(yè)1-5章

《數(shù)字電子技術(shù)》作業(yè)教材:《數(shù)字電子技術(shù)》（第2版）張建華E-mail:wxh_www@163.com武小紅手機蘇大學(xué)電氣學(xué)院電子信息系第1章數(shù)字電路基礎(chǔ)第3章組合邏輯電路第4章集成觸發(fā)器第8章脈沖波形的產(chǎn)生與整形第7章數(shù)模和模數(shù)轉(zhuǎn)換第2章集成邏輯門電路習(xí)題目錄第5章時序邏輯電路第6章大規(guī)模集成電路第一章數(shù)字電路基礎(chǔ)P341-2將下列十進(jìn)制數(shù)29.625,127.0625,378.875分別裝換成二進(jìn)制數(shù)。29.625D=11101.101B127.0625D=1111111.0001B378.875D=101111010.111B1-3將下列二進(jìn)制數(shù)101101.11010111,101011.101101分別轉(zhuǎn)換成十進(jìn)制數(shù)。101101.11010111B=45.839844D101011.101101B=43.703125D1-4將下列二進(jìn)制數(shù)100110.100111,101011101.1100111分別轉(zhuǎn)換成十六進(jìn)制。100110.100111B=26.9CH101011101.11000111B=15D.C7H1-3將下列二進(jìn)制數(shù)101101.11010111,101011.101101分別轉(zhuǎn)換成十進(jìn)制數(shù)。101101.11010111B=45.839844D101011.101101B=43.703125D1-8某邏輯電路有A、B、C共三個輸入端，一個輸出端Ｆ，當(dāng)輸入信號中有奇數(shù)個１時，輸出Ｆ為１，否則輸出為０，試列出此邏輯函數(shù)的真值表，寫出邏輯表達(dá)式，并畫出用兩個異或門實現(xiàn)的邏輯電路圖。解：本題考查邏輯函數(shù)建立的方法與真值表表示方法。真值表見下頁ABCF0000001１010１011０100１101０110０111１真值表卡諾圖01010010ABC﹠﹠A=1BC=1F第一步：設(shè)置自變量和因變量。第三步：根據(jù)題義及上述規(guī)定列出函數(shù)的真值表。第二步：狀態(tài)賦值：對于自變量A、B、C：同意為邏輯“1”，不同意為邏輯“0”；對于因變量F：事情通過為邏輯“1”，沒通過為邏輯“0”。解：本題考查邏輯函數(shù)建立的方法與真值表表示方法。第四步：用卡諾圖化簡得到邏輯表達(dá)式。第五步：由邏輯表達(dá)式畫出邏輯電路圖。1-９

設(shè)計三人表決電路，當(dāng)輸入A,B,C有半數(shù)以上同意時，表決才通過，但A有否決權(quán),如A不同意B，C同意決議也不能通過。ABCF00000010010001101000101111011111真值表00000111ABC&≥1&●

ABCF&&●

ABCF&1-12用卡諾圖化簡下列邏輯函數(shù)：（4）F4=m(1,3,4,5,8,9,13,15)（2）F2=m(4,5,6,7,8,9,10,11,12,13)（6）F6=m(0,2,4,7,8,9,12,13,14,15)解（2）ABCD1111111111F2=CADABCD11111111CABD（4）ABCD1111111111CABD（6）1-14化簡下列具有無關(guān)項的邏輯函數(shù)（1）ABCD11111CABD（2）ABCD11111CABD（3）ABCD1111111CABD1-14（1）理想二極管電路如圖1-41a所示，試確定圖中的Ｉ及Ｕ的大小。＋10V5KΩＩVD2VD2VD1Ｉ－10V10KΩDCAB+-ＵＥ（１）假設(shè)二極管VD1不導(dǎo)通，VD2導(dǎo)通。則：

ＩVD2==Ｕ1-(-10)=4/3×10Ｕ1=3/10VＵ＝Ｕ1

（２）VD1VD2UI1UI2R3KΩU0●

解：

二極管VD1和VD2構(gòu)成門電路。

當(dāng)UI1和UI2的電位分別為0V和5V時。UI1截止，UI2導(dǎo)通。U0=UI1—0.3=4.7V1-16在放大電路中測得BJTA管和B管的各電極對電位參考點的直流電壓如下，試確定他們的X、Y、Z各位哪個電極，A管和B管是NPN還是PNP型？他們是硅管還是鍺？A管：UX=12V,UY=11.7V,UZ=6VB管：UX=-5.2V,UY=-1V,UZ=-5.5V三極管放大作用：NPN:UC>UB>UEPNP：UC<UB<UE對于A管：UX>UY>UZUX-Uy=0.7V

所以Uy為b極，Ux為e極。A管為PNP型硅管對于B管：UY>UX>UZUX-UZ=0.3所以UX為b極，UZ為e極。B為NPN型鍺管第二章集成邏輯門電路2-7如圖2-47所示邏輯門電路，圖中G1是TTL三態(tài)樹出與非門，G2是CT74系列TTL與非門，電壓表的量程為5V，內(nèi)阻為100KΩ。試問，在下列4種情況下電壓表的讀數(shù)以及G2的輸出電壓U0各為多少？（1）UA=0.3V，開關(guān)S打開；（2）UA=0.3，開關(guān)S閉合；（3）UA=3.6V，開關(guān)S打開；（4）UA=3.6V，開關(guān)S閉合。&ENG2G1u0s3.6VUAv+_&(1)UA=0.3V,當(dāng)S打開，由于=0,故TTL三態(tài)門處于非工作狀態(tài)，而A、B處于高電平，則U01=0.3V；D2為與非門，此時D2的兩輸入端懸空，相當(dāng)于接高電平，故U02=0.3V。（2）UA=0.3V，S閉合，U01=0.3V,此時D2兩輸入端接低電平，輸出為高電平，即U02=0.3V。（3）UA=3.6V，當(dāng)S打開，=1，則D1處于高阻狀態(tài)，故U01=0V,U02=0.3V.(4)UA=3.6V，開關(guān)S閉合后U01=1.4V，U02=0.3V。2-8由TTL三態(tài)門（內(nèi)部電路見圖2-21）和TTLOC門（內(nèi)部電路見圖2-16）組成的邏輯電路如圖2-48所示，如用內(nèi)阻為20KΩ/V的萬用表測量圖中A、B、C3點的電壓，萬用表讀數(shù)各是多少？1EN&A1BC+VCC1KΩRL&R100Ω解：A點電壓0.3VB點電壓1.4V100Ω<ROFF，可以認(rèn)為接入低電平；三態(tài)門為高阻狀態(tài)，這時B點的電壓由OC門的D端電壓決定，C點VC=VCC=5V。2-9由TTL與非門、或非門和三態(tài)門組成的電路如圖2-53a所示，圖b是各輸入端的輸入波形，試畫出輸出F1F2的波形圖&≥11ENAADF2F1DAENEN=0,F1==F2==F1EN=1,F1=A;F2=0●

F22-14圖2-53a、b給出了兩個邏輯門電路，針對下列兩種情況，分別討論圖2-53a、b的輸出電壓各是多少伏？（1）兩個邏輯門電路均為CMOS電路，設(shè)其電源電壓VDD=6V；（2）兩個邏輯門電路均為CT74通用系列TTL電路，設(shè)其電源電壓VCC=5V，TTL門開門電阻RON=2.0KΩ，關(guān)門電阻ROFF=0.91KΩ。&F1BARI100Ω&10KΩRIF21(a)(b)解：（1）當(dāng)兩邏輯門電路均為CMOS電路時，接地端始終為低電平。則：F1=1F2=1。（2）當(dāng)兩邏輯門電路均為CT74TTL電路時，①100Ω<ROFF，

接地端相當(dāng)于低電平，則：F1=1②10KΩ>RON

接地端相當(dāng)于接高電平，

則：F2=0第三章組合邏輯電路3-2分別列寫圖3-47所示各電路的輸出邏輯函數(shù)表達(dá)式，列出真值表，指出各自的邏輯功能。&≥1AB11●

●

邏輯表達(dá)式：邏輯功能：AB為同或邏輯關(guān)系A(chǔ)BF001010100111真值表FbP1043-8某市全體高中畢業(yè)班學(xué)生統(tǒng)考，要求（1）語文：及格得5分、不及格得0分；（2）數(shù)學(xué)：及格得4分、不及格得0分；（3）外語：及格得3分、不及格得0分；（4）政治：及格得2分、不及格得0分。若總分得9分以上就可以畢業(yè)。試設(shè)計一判斷能否畢業(yè)的最簡單邏輯電路，要求全用CMOS與非門實現(xiàn)，畫出最簡邏輯圖。邏輯變量：語文A,數(shù)學(xué)B，外語C，政治D及格為邏輯“1”;不及格為邏輯“0”ABCDF

00000001001000110100010101100111100010011010101111001101111011110000000100011111真值表0000001011110010ABCD卡諾圖F=AB+ACD+BCD&&&&ABCDF●

●

●

●

●

邏輯電路圖3-11使用兩片3線-8線二進(jìn)制譯碼器CT74LS138連接成4線-16線二進(jìn)制譯碼器，連線時不附加任何的門電路，畫出連線圖（提示：先設(shè)輸入4位二進(jìn)制數(shù)碼為A、B、C、D，4線-16線二進(jìn)制譯碼器輸出信號為,,…,再列出4線-16線譯碼器的真值表，然后找出接線規(guī)律）。A3A2A1A0000001111111111111100011011111111111111001011011111111111110011111011111111111101001111011111111111010111111011111111110110111111011111111101111111111011111111100011111111011111111001111111111011111110101111111111011111101111111111111011111100111111111111011111011111111111111011111011111111111111011111111111111111111074LS138A2

A1A0

ⅠSA74LS138A2A1A0

ⅡSAA2A1A01A303-16設(shè)計一個步進(jìn)電動機故障報警的邏輯電路，正常工作時電動機由3個輸入信號A、B、C控制：A=1時電動機正轉(zhuǎn)，B=1時電動機反轉(zhuǎn)，C=1時電動機停轉(zhuǎn)，其他均為故障狀況，要求報警信號L=1。具體設(shè)計要求如下：（1）只用一個TTL與或非門實現(xiàn)，畫出邏輯電路圖，允許輸入端有反變量出現(xiàn)。（2）用3線-8線二進(jìn)制譯碼器CT74LS138實現(xiàn)，畫出連線圖（要求采用兩種設(shè)計方案，即附加不同邏輯門電路分別實現(xiàn)之）。（3）試為（1）邏輯電路設(shè)計發(fā)光二極管（LED）報警電路，畫出電路圖。設(shè)LED正向?qū)妷簽?V，工作電流為16mA，TTL與或非門輸出高電壓UOH=3.6V，確定限流電阻R之阻值。(1)列出真值表：ABCL00010010010001111000101111011111&&&≥1A

BCL(2)74LS138A2

A1A0

ⅠSA1ABC&L(3)&&&≥1A

BCRUOHLUR=UOH-2=3.6-2=1.6vR=1.6/(16mA)=100Ω3-17設(shè)真值表3-18所給出的邏輯函數(shù)為F，要求：（1）列寫出輸出邏輯表達(dá)式，全用3輸入端的TTL與非門實現(xiàn)，畫出邏輯圖，允許輸入端有反變量出現(xiàn)。（2）改用雙4選1數(shù)據(jù)選擇器CT74LS153實現(xiàn)，畫出連線圖，連線時可附加適當(dāng)?shù)拈T電路。ABCF00000010010101111000101111011110表3-18題3-17的真值表(1)&&&&ABCF(2)則:D0=0;D1=1;D2=C;D3=CT74LS153﹜G01BA001CEN0123F23-20試用一片3線-8線譯碼器CT74LS138和必要的門電路同時實現(xiàn)以下多輸出的邏輯函數(shù)F1、F2和F3，畫出連線圖，連線時可附加適當(dāng)?shù)拈T電路。

74LS138124

ⅠSACBA&&&F1F2F313-21試用一片8選1數(shù)據(jù)選擇器CT74LS151實現(xiàn)邏輯函數(shù)：F（A,B,,C,D）=Σm（1，5，6，7，9，11，12，13，14），畫出連線圖，連線時可附加必要的門電路。F（A,B,,C,D）=Σm（1，5，6，7，9，11，12，13，14）則：D0=D;D1=0;D2=D;D3=1;D4=D;D5=D;D6=1;D7=EN012MUX﹜G012345670CBACT74LS15D011F第4章集成觸發(fā)器4-4在圖4-30中，圖a是電路圖，圖b是輸入信號A、B、C的波形圖，試畫出其輸出端Q及的波形圖。設(shè)觸發(fā)器初始狀態(tài)Q初為0。&&QABCABCQ不定不定4-8邊沿JK觸發(fā)器及其輸入端CP、J、K的波形如圖4-34所示，設(shè)觸發(fā)器的初始狀態(tài)為0，試畫出Q及的波形圖。已知時鐘脈沖的頻率fcp=3kHz，求觸發(fā)器輸出信號的頻率fq=?1J1kC1JCPKCPJKQfq=0.5fcp=1.5kHzQ4-12在圖4-38a所示的T觸發(fā)器電路中，已知CP和輸入端T的波形圖如圖4-38所示，初始狀態(tài)為0，試畫出Q和的波形圖。S1J1KRC111TCPQCPTQn4-14如圖4-39a所示電路，設(shè)初始狀態(tài)Q1初=Q2初=0,CP、A端的輸波形圖如圖4-39b所示，試畫出Q1和Q2的波形圖。解：圖中兩個觸發(fā)器，其中F1：CP1=A

J1=K1=1

所以：Q1n+1=Q1n且Rd1=Q2nF2：CP2=CP,K2=1,J2=Q1n所以：Q2n+1=Q1nQ2n4-15如圖4-40a所示電路，設(shè)初始狀態(tài)Q1初=Q2初=1，其輸入端D,

以及CP的波形圖如圖4-40b所示，試分別畫出Q1和Q2的波形圖。D圖中Rd信號對兩個觸發(fā)器都有清零功能，兩個觸發(fā)器雖然公用一個時鐘信號，但應(yīng)該注意：F1位D觸發(fā)器，F(xiàn)2為JK觸發(fā)器。它們的狀態(tài)翻轉(zhuǎn)發(fā)生在時鐘信號的不同時刻（F1對應(yīng)上升沿到來,F2對應(yīng)下降沿到來）。所以：F1：D為已知，則Q1n+1=D（CP上升沿）

F2:K=1，J=Q1，則Q2n+1=Q1Q2n(CP下降沿)注意：

（1）作此題時應(yīng)該注意避免輸入端的取值發(fā)生錯誤，例如第二個時鐘信號上升沿與輸入D信號的跳變發(fā)生在同一時刻，這時輸入值應(yīng)取1。類似情況，還有第三個時鐘信號的上跳與D信號的跳變也發(fā)生在同一時刻，此時輸入值應(yīng)取0。這是因為D觸發(fā)器需要建立時間，否則會由于輸入值取值錯誤，而導(dǎo)致畫出錯誤波形。

（2）考慮F2為主從JK觸發(fā)器時，由于在第三個CP的上升沿到來的同時，Q1也發(fā)生跳變（J端），則對于F2，還應(yīng)考慮“一次變化問題”。第５章時序邏輯電路5-6試分析圖5-73所示電路的邏輯功能。設(shè)全部觸發(fā)器均為TTL邊沿JK觸發(fā)器。&&&1JC11K

1JC11K

1JC11KCPF0F1F2G1Q1Q2(2)將驅(qū)動方程代入特性方程，得到狀態(tài)方程：F0：

F1:F2：(1)寫出各觸發(fā)器的時鐘方程、驅(qū)動方程：CP(↓)CP(↓)CP(↓)(3)列狀態(tài)轉(zhuǎn)換真值表：000100001110010001011000100010101010110000111000(4)畫出狀態(tài)裝換圖：011000100101111010110001(5)由上可知此電路為同步五進(jìn)制計數(shù)器，具有自啟動能力。5-8分析圖5-74所示電路的邏輯功能。&Q11DC11DC11DC1=1&Q0F0F1F2CPG(1)列寫個觸發(fā)器的時鐘方程、驅(qū)動方程：(2)列寫狀態(tài)方程：D觸發(fā)器的特性方程為：(3)列狀態(tài)轉(zhuǎn)換真值表：000001001010010011011100100000101010110010111100011000100101111010110001(4)畫出狀態(tài)轉(zhuǎn)換圖：(5)此電路為同步五進(jìn)制加法計數(shù)器，可以自啟動。5-15分析圖5-78a、b所示電路，分別列出他們的狀態(tài)轉(zhuǎn)換表，說出其邏輯功能。Q0Q1Q2Q3R0(1)R0(2)S9(1)S9(2)CT74LS290CP列出狀態(tài)轉(zhuǎn)換表：A3A2A1A00000000100100011010001010110011110001001該電路為九進(jìn)制加法計數(shù)器。狀態(tài)1001為過渡狀態(tài)。5-16圖5-79是用兩片CT7