數字電路 第4章 (觸發(fā)器)

第4章觸發(fā)器學習要點：觸發(fā)器的觸發(fā)方式和邏輯功能觸發(fā)器的使用觸發(fā)器的電路結構和工作原理4.1基本RS觸發(fā)器4.2同步觸發(fā)器4.3主從觸發(fā)器4.4邊沿觸發(fā)器4.5不同類型觸發(fā)器間的轉換觸發(fā)器是構成時序邏輯電路的基本邏輯部件。它有兩個穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài)；在不同的輸入情況下，它可以被置成0狀態(tài)或1狀態(tài)；當輸入信號消失后，所置成的狀態(tài)能夠保持不變。所以，觸發(fā)器可以記憶1位二值信號。根據邏輯功能的不同，觸發(fā)器可以分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T和T′觸發(fā)器；按照結構形式的不同，又可分為基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器。觸發(fā)器通常還有一個觸發(fā)控制脈沖，用于控制觸發(fā)器狀態(tài)發(fā)生改變的時刻，因此研究觸發(fā)器應著重觸發(fā)器的：邏輯功能觸發(fā)方式4.1基本RS觸發(fā)器（電平控制觸發(fā)）1.與非門構成，低電平有效基本RS觸發(fā)器由輸入信號直接決定觸發(fā)器的狀態(tài)：

—reset，復位、置0

—set，置位、置1又稱置0置1觸發(fā)器、置位復位觸發(fā)器。電路組成和邏輯符號信號輸入端，低電平有效。信號輸出端，Q=0、Q=1的狀態(tài)稱0狀態(tài)，Q=1、Q=0的狀態(tài)稱1狀態(tài)，工作原理Q10011

00①R=0、S=1時：由于R=0（復位信號有效），不論原來Q為0還是1，都有Q=1；再由S=1、Q=1可得Q＝0。即不論觸發(fā)器原來處于什么狀態(tài)都將變成0狀態(tài)，這種情況稱將觸發(fā)器置0或復位。R端稱為觸發(fā)器的置0端或復位端。0110Q100②R=1、S=0時：由于S=0（置位信號有效），不論原來Q為0還是1，都有Q=1；再由R=1、Q=1可得Q＝0。即不論觸發(fā)器原來處于什么狀態(tài)都將變成1狀態(tài)，這種情況稱將觸發(fā)器置1或置位。S端稱為觸發(fā)器的置1端或置位端。0

111110③R=1、S=1時：根據與非門的邏輯功能不難推知，觸發(fā)器保持原有狀態(tài)不變，即原來的狀態(tài)被觸發(fā)器存儲起來，這體現了觸發(fā)器具有記憶能力。Q1000111

1不變100011Q10001111不變0

0不定？④R=0、S=0時：Q=Q=1，不符合觸發(fā)器的邏輯關系。并且由于與非門延遲時間不可能完全相等，在兩輸入端的0同時撤除后，將不能確定觸發(fā)器是處于1狀態(tài)還是0狀態(tài)。所以觸發(fā)器不允許出現這種情況，這就是基本RS觸發(fā)器的約束條件。波形圖反映觸發(fā)器輸入信號取值和狀態(tài)之間對應關系的圖形稱為波形圖QQ置1置0置1置1置1保持不允許2.與非門構成高電平有效基本RS觸發(fā)器11SQRQSR&&QQ3.或非門構成高電平有效基本RS觸發(fā)器SQRQSR≥1QQ≥1基本RS觸發(fā)器的觸發(fā)信號是加在R、S端的高低電平，是一種電平控制觸發(fā)器。電路翻轉后的穩(wěn)定狀態(tài)并不需要由觸發(fā)脈沖來維持。4.基本RS觸發(fā)器的應用控制電機起停：I1—電機起動信號I2—電機停止信號SQRQI1I2S=I1R=I2Q初值置1維持置0維持基本RS觸發(fā)器的特點（1）觸發(fā)器的次態(tài)不僅與輸入信號狀態(tài)有關，而且與觸發(fā)器的現態(tài)有關。（2）電路具有兩個穩(wěn)定狀態(tài)，在無外來觸發(fā)信號作用時，電路將保持原狀態(tài)不變。（3）在外加觸發(fā)信號有效時，電路可以觸發(fā)翻轉，實現置0或置1。（4）在穩(wěn)定狀態(tài)下兩個輸出端的狀態(tài)必須是互補關系，即有約束條件。在數字電路中，凡根據輸入信號R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發(fā)器。集成基本RS觸發(fā)器EN＝1時工作EN＝0時禁止1S=SASB3S4.2同步觸發(fā)器（脈沖控制觸發(fā)）1、同步RS觸發(fā)器R’S’CP＝0時，R’=S’=1，觸發(fā)器保持原來狀態(tài)不變。CP＝1時，工作情況與基本RS觸發(fā)器相同。觸發(fā)器邏輯功能的描述方式：1、特性表表明觸發(fā)器下一個輸出狀態(tài)（次態(tài)Qn+1）與輸入信號及現在輸出狀態(tài)（現態(tài)Qn）關系的表格。2、特性方程由狀態(tài)真值表寫出的表明次態(tài)（Qn+1）與輸入信號及現態(tài)（Qn）關系的邏輯函數表達式。3、狀態(tài)（轉換）圖用表示狀態(tài)和“/”表示狀態(tài)轉換方向和輸入/輸出取值關系的圖形。4、時序圖（波形圖）特性表（真值表）現態(tài)：觸發(fā)器接收輸入信號之前的狀態(tài)，也就是觸發(fā)器原來的穩(wěn)定狀態(tài)。次態(tài)：觸發(fā)器接收輸入信號之后所處的新的穩(wěn)定狀態(tài)。次態(tài)Qn+1的卡諾圖特性方程觸發(fā)器的特性方程就是觸發(fā)器次態(tài)Qn+1與輸入及現態(tài)Qn之間的邏輯關系式0001111000111100××RSQnQn+1狀態(tài)圖描述觸發(fā)器的狀態(tài)轉換關系及轉換條件的圖形稱為狀態(tài)圖010×/×0/SR=10/01/①當觸發(fā)器處在0狀態(tài)，即Qn=0時，若輸入信號SR＝01或00，觸發(fā)器仍為0狀態(tài)；②當觸發(fā)器處在1狀態(tài)，即Qn=1時，若輸入信號SR＝10或00，觸發(fā)器仍為1狀態(tài)；若SR＝10，觸發(fā)器就會翻轉成為1狀態(tài)。若SR＝01，觸發(fā)器就會翻轉成為0狀態(tài)。主要特點波形圖（1）時鐘電平控制。在CP＝1期間接收輸入信號，按觸發(fā)器的邏輯功能進行狀態(tài)翻轉。CP＝0時狀態(tài)保持不變，與基本RS觸發(fā)器相比，對觸發(fā)器狀態(tài)的轉變增加了時間控制。（2）R、S之間有約束。不能允許出現R和S同時為1的情況，否則會使觸發(fā)器處于不確定的狀態(tài)。不變不變不變不變不變不變置1置0置1置0不變2、同步D觸發(fā)器（D鎖存器）CP=1期間有效將S=D、R=D代入同步RS觸發(fā)器的特性方程，得同步D觸發(fā)器的特性方程：狀態(tài)圖波形圖在數字電路中，凡在CP時鐘脈沖控制下，根據輸入信號D情況的不同，具有置0、置1功能的電路，都稱為D觸發(fā)器。動作特點電平觸發(fā)：CP=1的全部時間內S和R的變化都將引起觸發(fā)器輸出端狀態(tài)的變化。所以，如果在CP=1期間R、S發(fā)生多次變化，則觸發(fā)器的狀態(tài)也可能發(fā)生多次翻轉。在一個時鐘脈沖周期中，觸發(fā)器發(fā)生多次翻轉的現象叫做空翻。空翻是一種有害的現象，它使得時序電路不能按時鐘節(jié)拍工作，造成系統的誤動作。

CPSRQ有效翻轉空翻同步RS觸發(fā)器的空翻波形同步觸發(fā)器：邏輯功能：RS觸發(fā)器、D觸發(fā)器。觸發(fā)器狀態(tài)改變被控制在一個時間段里。CP=1（或0）期間，觸發(fā)器按照相應的邏輯功能和輸入信號進行狀態(tài)翻轉，CP=0（或1）期間，保持狀態(tài)不變。觸發(fā)方式：脈沖（控制）觸發(fā)4.3主從觸發(fā)器1、主從RS觸發(fā)器工作原理（1）接收輸入信號過程CP=1期間：主觸發(fā)器控制門G7、G8打開，接收輸入信號R、S，有：

從觸發(fā)器控制門G3、G4封鎖，其狀態(tài)保持不變。1001（2）輸出信號過程CP下降沿到來時，主觸發(fā)器控制門G7、G8封鎖，在CP=1期間接收的內容被存儲起來。同時，從觸發(fā)器控制門G3、G4被打開，主觸發(fā)器將其接收的內容送入從觸發(fā)器，輸出端隨之改變狀態(tài)。在CP=0期間，由于主觸發(fā)器保持狀態(tài)不變，因此受其控制的從觸發(fā)器的狀態(tài)也即Q、Q的值當然不可能改變。CP下降沿到來時有效特性方程

從觸發(fā)器只能輸出CP=1期間，主觸發(fā)器最后一次變化所得到的狀態(tài)。

在

CP=1期間，主觸發(fā)器隨R、S端狀態(tài)的改變而多次改變，但在CP下降沿到來時，從觸發(fā)器最多只能改變一次。為使主從RS

觸發(fā)器按其特性表正常工作，必須在

CP=1期間，使R、S

端的狀態(tài)保持不變。帶來的問題：特別注意：動作特點：2、主從JK觸發(fā)器代入主從RS觸發(fā)器的特性方程，即可得到主從JK觸發(fā)器的特性方程：將主從JK觸發(fā)器沒有約束。特性表時序圖電路特點①主從JK觸發(fā)器采用主從控制結構，從根本上解決了輸入信號直接控制的問題，具有CP＝1期間接收輸入信號，CP下降沿到來時觸發(fā)翻轉的特點。②輸入信號J、K之間沒有約束。③存在一次變化問題。一次變化現象：而在CP=1期間，輸入J出現正向干擾，就有：在Qn=0，CP=1期間，若J=0，K=×，則Qn+1=0J=0，K=×→Qm=0J=1，K=×→Qm=1干擾J=0，K=×→Qm=1干擾過去CP時，Qn+1=1

錯誤01=1=×=0→1→0在Q=0時，J端出現正向干擾，在Q=1時，K端出現正向干擾，觸發(fā)器的狀態(tài)只能根據輸入端的信號（正向干擾信號）改變一次的現象稱為一次變化現象。一次變化現象降低了主從JK觸發(fā)器的抗干擾能力。主從JK觸發(fā)器在使用時要求J、K信號在CP上升沿前加入，CP=1期間保持不變，CP下降沿時觸發(fā)器狀態(tài)發(fā)生改變。帶清零端和預置端的主從JK觸發(fā)器RD=0，直接置001111001SD=0，直接置110001111帶清零端和預置端的主從JK觸發(fā)器的邏輯符號

SDJCPKRD

QQSDRD

JKJCPKQQ曾用符號國標符號CPRDSD

S1J1KR

QQC1集成主從JK觸發(fā)器低電平有效低電平有效CP下降沿觸發(fā)與輸入主從JK觸發(fā)器的邏輯符號主從JK觸發(fā)器功能完善，并且輸入信號J、K之間沒有約束。但主從JK觸發(fā)器還存在著一次變化問題，即主從JK觸發(fā)器中的主觸發(fā)器，在CP＝1期間其狀態(tài)能且只能變化一次，這種變化可以是J、K變化引起，也可以是干擾脈沖引起，因此其抗干擾能力尚需進一步提高。

1J2K

SRSD

J1

J2

J3

CPK1

K2K3RDQQCP&&在畫主從觸發(fā)器的波形圖時，應注意以下兩點：①觸發(fā)器的觸發(fā)翻轉發(fā)生在時鐘脈沖的觸發(fā)沿（這里是下降沿）②判斷觸發(fā)器次態(tài)的依據是時鐘脈沖下降時主觸發(fā)器的狀態(tài)。

已知主從JK觸發(fā)器的輸入信號波形如圖所示，試畫出輸出端電壓波形。設觸發(fā)器初始狀態(tài)為Q=02.動作特點無論是主從RS觸發(fā)器還是主從JK觸發(fā)器，都有以下兩個特點：(1)觸發(fā)器翻轉分兩步動作。第一步，CP=1期間主觸發(fā)器接收輸入端（S、R或J、K）信號，被置成相應的狀態(tài)，而從觸發(fā)器不動；第二步，CP下降沿到來時從觸發(fā)器按照主觸發(fā)器狀態(tài)翻轉，所以Q、端狀態(tài)的改變發(fā)生在CP的下降沿。(2)CP=1的全部時間里輸入信號都將對主觸發(fā)器起控制作用。對于主從JK觸發(fā)器，存在“一次變化”效應。邊沿觸發(fā)器特點：觸發(fā)翻轉控制在CP觸發(fā)沿到來的一瞬間，而且將接收輸入信號的時間也控制在CP觸發(fā)沿到來的前一瞬間。因此，邊沿觸發(fā)器既沒有空翻現象，也沒有一次變化問題，從而大大提高了觸發(fā)器工作的可靠性和抗干擾能力。

包括:

利用CMOS傳輸門的邊沿觸發(fā)器 維持阻塞觸發(fā)器 利用傳輸延遲時間的邊沿觸發(fā)器4.4邊沿觸發(fā)器（邊沿觸發(fā)）1.利用CMOS傳輸門的邊沿觸發(fā)器由CMOS邏輯門和CMOS傳輸門組成主從D觸發(fā)器觸發(fā)器的觸發(fā)翻轉分為兩個節(jié)拍：(1)當CP為0時，TG1開通，TG2關閉。主觸發(fā)器接收D信號。同時，TG3關閉，TG4開通，從觸發(fā)器保持原狀態(tài)不變。(2)當CP由0變?yōu)?時，TG1關閉，TG2開通，主觸發(fā)器自保持。同時，TG3開通，TG4關閉，從觸發(fā)器接收主觸發(fā)器的狀態(tài)。由于引入了傳輸門，該電路雖為主從結構，卻沒有一次變化問題，具有邊沿觸發(fā)器的特性。CPDQnQn+1x上升沿上升沿上升沿上升沿x0011x0101Qn0011異步置位端異步復位端上升沿觸發(fā)端CMOS邊沿觸發(fā)器特性表2.維持阻塞觸發(fā)器G3、G5和G4、G6形成兩個基本RS觸發(fā)器，或的低電平輸入信號（置1或置0信號）被存入這兩個基本RS觸發(fā)器中。置1維持線置0維持線置0阻塞線置1阻塞線維持阻塞D觸發(fā)器維持阻塞D觸發(fā)器的特點：上升沿觸發(fā)觸發(fā)后電路次態(tài)同輸入信號D輸入信號D必須先于CP上升沿前送到3.利用傳輸延遲時間的邊沿觸發(fā)器動作特點：

下降沿觸發(fā)利用傳輸延遲時間的邊沿JK觸發(fā)器特性表CPJ

KQnQn+1功能說明xxxxQn無影響下降沿下降沿00000101保持原狀態(tài)下降沿下降沿10100111置1下降沿下降沿01010100置0下降沿下降沿11110110變?yōu)橄喾礌顟B(tài)集成邊沿D觸發(fā)器注意：CC4013的異步輸入端RD和SD為高電平有效。CP上升沿觸發(fā)邊沿JK觸發(fā)器的邏輯符號邊沿JK觸發(fā)器的特點①邊沿觸發(fā)，無一次變化問題。②功能齊全，使用方便靈活。③抗干擾能力極強，工作速度很高。集成邊沿JK觸發(fā)器①74LS112為CP下降沿觸發(fā)。②CC4027為CP上升沿觸發(fā)，且其異步輸入端RD和SD為高電平有效。注意邊沿觸發(fā)器：邏輯功能：RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器。觸發(fā)器狀態(tài)改變被控制在某一時刻。CP脈沖上升沿（或下降沿）前，觸發(fā)器接收信號，上升沿（或下降沿）時刻觸發(fā)器按照相應的邏輯功能和輸入信號進行狀態(tài)翻轉，之后，保持新狀態(tài)不變。觸發(fā)方式：邊沿觸發(fā)﹥CQQ﹥CQQCP上升沿翻轉CP下降沿翻轉4.5不同類型觸發(fā)器之間的轉換轉換步驟：（1）寫出已有觸發(fā)器和待求觸發(fā)器的特性方程。（2）變換待求觸發(fā)器的特性方程，使之形式與已有觸發(fā)器的特性方程一致。（3）比較已有和待求觸發(fā)器的特性方程，根據兩個方程相等的原則求出轉換邏輯。（4）根據轉換邏輯畫出邏輯電路圖。轉換方法：利用令已有觸發(fā)器和待求觸發(fā)器的特性方程相等的原則，求出轉換邏輯。1、將JK觸發(fā)器轉換為RS、D、T和T＇觸發(fā)器JK觸發(fā)器→RS觸發(fā)器RS觸發(fā)器特性方程變換RS觸發(fā)器的特性方程，使之形式與JK觸發(fā)器的特性方程一致：比較，得：電路圖JK觸發(fā)器→D觸發(fā)器寫出D觸發(fā)器的特性方程，并進行變換，使之形式與JK觸發(fā)器的特性方