第4章存儲(chǔ)系統(tǒng)

第四章存儲(chǔ)系統(tǒng)4.1概述4.2常用存儲(chǔ)器芯片的連接使用4.3動(dòng)態(tài)讀寫存儲(chǔ)器(DRAM)4.4存儲(chǔ)卡4.1概述作用：存放待加工的原始數(shù)據(jù)和中間計(jì)算結(jié)果以及系統(tǒng)或用戶程序等。

4.1.1存儲(chǔ)器的分類

根據(jù)存儲(chǔ)器是設(shè)在主機(jī)內(nèi)部還是外部，可將其分為內(nèi)部存儲(chǔ)器(簡(jiǎn)稱內(nèi)存)和外部存儲(chǔ)器(簡(jiǎn)稱外存)。內(nèi)存——存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)。特點(diǎn)：快，容量小，隨機(jī)存取，CPU可直接訪問(wèn)。通常由半導(dǎo)體存儲(chǔ)器構(gòu)成RAM、ROM

外存——存放非當(dāng)前使用的程序和數(shù)據(jù)。特點(diǎn)：慢，容量大，順序存取/塊存取。

通常由磁、光存儲(chǔ)器構(gòu)成，也可以由半導(dǎo)體存儲(chǔ)器構(gòu)成磁盤、磁帶、CD-ROM、DVD-ROM、固態(tài)盤隨機(jī)存取存儲(chǔ)器（RAM）RandomAccessMemory只讀存儲(chǔ)器（ROM）ReadOnlyMemory靜態(tài)存儲(chǔ)器（SRAM）StaticRAM動(dòng)態(tài)存儲(chǔ)器（DRAM）DynamicRAM掩模ROM一次性可寫ROMEPROM（紫外線擦除）EEPROM（電擦除）半導(dǎo)體存儲(chǔ)器1．讀寫存儲(chǔ)器RAM

RAM最重要的特性就是其存儲(chǔ)信息的易失性(又稱揮發(fā)性)，即隨著去掉它的供電電源其存儲(chǔ)的信息也隨之丟失。

按其制造工藝又可以分為雙極型RAM和金屬氧化物RAM。1)雙極型RAM

主要特點(diǎn)：存取時(shí)間短，通常為幾納秒(ns)甚至更短。與MOS型相比，其集成度低、功耗大、價(jià)格高。用途：用于要求存取時(shí)間很短的微型計(jì)算機(jī)中。2)金屬氧化物(MOS)RAM

（MOS）RAM又可分為靜態(tài)讀寫存儲(chǔ)器(SRAM)和動(dòng)態(tài)讀寫存儲(chǔ)器(DRAM)。

靜態(tài)存儲(chǔ)器SRAM特點(diǎn)：用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息。速度快（<5ns），不需刷新，外圍電路比較簡(jiǎn)單，但集成度低（存儲(chǔ)容量小，約1Mbit/片），功耗大。在PC機(jī)中，SRAM被廣泛地用作高速緩沖存儲(chǔ)器。動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM

特點(diǎn)：DRAM是靠MOS電路中的柵極電容來(lái)存儲(chǔ)信息的，由于電容上的電荷會(huì)逐漸泄漏，需要定時(shí)充電以維持存儲(chǔ)內(nèi)容不丟失（稱為動(dòng)態(tài)刷新），所以動(dòng)態(tài)RAM需要設(shè)置刷新電路，相應(yīng)外圍電路就較為復(fù)雜。刷新定時(shí)間隔一般為幾微秒～幾毫秒DRAM的特點(diǎn)是集成度高（存儲(chǔ)容量大，可達(dá)1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。DRAM在微機(jī)中應(yīng)用非常廣泛，如微機(jī)中的內(nèi)存條（主存）、顯卡上的顯示存儲(chǔ)器幾乎都是用DRAM制造的。

2．只讀存儲(chǔ)器ROM

1)掩膜工藝ROM固定的半導(dǎo)體掩膜版進(jìn)行生產(chǎn)存儲(chǔ)的信息即可讀出使用，但不能改變用于批量生產(chǎn)，生產(chǎn)成本低。固定不變的程序或數(shù)據(jù)常采用這種ROM存儲(chǔ)特性：存儲(chǔ)信息的非易失性含義：存放在ROM中的信息不會(huì)因去掉供電電源而丟失， 當(dāng)再次加電時(shí),其存儲(chǔ)的信息依然存在。2)可一次編程ROM(PROM或OTP)

允許用戶對(duì)其進(jìn)行一次編程——寫入數(shù)據(jù)或程序。一旦編程之后，信息就永久性地固定下來(lái)。用戶只可以讀出和使用，但再也無(wú)法改變其內(nèi)容。

3)可擦去重寫的PROM

存儲(chǔ)的內(nèi)容利用物理的方法(通常是紫外線)或電的方法(通常是加上一定的電壓)擦去。擦去后可以重新對(duì)其進(jìn)行編程，寫入新的內(nèi)容。擦去和重新編程可以多次進(jìn)行。一旦寫入新的內(nèi)容，就又可以長(zhǎng)期保存下來(lái)(一般均在10年以上)，不會(huì)因斷電而消失。

利用物理方法(紫外線)可擦去的PROM通常用EPROM來(lái)表示；

用電方法擦除的PROM用EEPROM(或E2PROM或EAROM)來(lái)表示。4.1.2存儲(chǔ)器的主要性能指標(biāo)1、存儲(chǔ)容量用某一芯片有多少個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元存儲(chǔ)若干位來(lái)表示，是以bit為單位的。存儲(chǔ)容量=芯片存儲(chǔ)單元數(shù)×每個(gè)存儲(chǔ)單元存儲(chǔ)數(shù)據(jù)位數(shù)例如：6264靜態(tài)RAM的容量為8Kx8bitNMC41257的容量為256Kx1bit問(wèn)題2、現(xiàn)有1024×1bit靜態(tài)RAM芯片，欲組成64K×8bit存儲(chǔ)容量的存儲(chǔ)器，試求需要多少片RAM芯片？多少芯片組？答案：512片64組1、現(xiàn)有8K×8bit靜態(tài)RAM芯片，欲組成64K×8bit存儲(chǔ)容量的存儲(chǔ)器，試求需要多少片RAM芯片？答案：8片2．存取時(shí)間

存取時(shí)間就是存取芯片中某一個(gè)單元的數(shù)據(jù)所需要的時(shí)間。存取時(shí)間越小，存取速度越快。

例如:讀出時(shí)間是指從CPU向存儲(chǔ)器發(fā)出有效地址和讀命令開始，直到將被選單元的內(nèi)容讀出為止所用的時(shí)間。當(dāng)拿到一塊存儲(chǔ)器芯片的時(shí)候，可以從其手冊(cè)上得到它的存取時(shí)間。CPU在讀寫RAM時(shí)，它所提供給RAM芯片的讀寫時(shí)間必須比RAM芯片所要求的存取時(shí)間長(zhǎng)。3．可靠性

可靠性一般指存儲(chǔ)器對(duì)外界電磁場(chǎng)及溫度等變化的抗干擾能力。

存儲(chǔ)器的可靠性用平均故障間隔時(shí)間MTBF(MeanTimeBetweenFailures)來(lái)衡量。

MTBF可以理解為兩次故障之間的平均時(shí)間間隔。MTBF越長(zhǎng)，可靠性越高，存儲(chǔ)器正常工作能力越強(qiáng)。目前所用的半導(dǎo)體存儲(chǔ)器芯片的平均故障間隔時(shí)間(MTBF)大概為5×106～1×108h左右。

5．價(jià)格

構(gòu)成存儲(chǔ)系統(tǒng)時(shí)，在滿足上述要求的情況下，應(yīng)盡量選擇價(jià)格便宜的芯片。

性能/價(jià)格比(簡(jiǎn)稱性價(jià)比)是衡量存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合指標(biāo)，它關(guān)系到存儲(chǔ)器的實(shí)用價(jià)值。4．功耗

功耗反映了存儲(chǔ)器耗電的多少，同時(shí)也反映了其發(fā)熱的程度。

使用功耗低的存儲(chǔ)器芯片構(gòu)成存儲(chǔ)系統(tǒng)，不僅可以減少對(duì)電源容量的要求，而且還可能提高存儲(chǔ)系統(tǒng)的可靠性。圖4.16264的引腳圖

4.2常用存儲(chǔ)器芯片的連接使用4.2.1靜態(tài)讀寫存儲(chǔ)器(SRAM)

1．概述

6264(或6164)芯片，8?K×8?bit引線功能：

A0～A12為13條地址信號(hào)線。地址線的數(shù)目決定了該芯片有多少個(gè)存儲(chǔ)單元13條地址線上的地址信號(hào)編碼最大可以到8192(8K)個(gè)，使用時(shí)通常接總線的低位地址。圖4.16264的引腳圖

、CS2為兩條片選信號(hào)引線。當(dāng)兩個(gè)片選信號(hào)同時(shí)有效時(shí)，即=0、CS2=1時(shí)，才能選中該芯片。D0～D7為8條雙向數(shù)據(jù)線。

該芯片的每個(gè)單元存放一個(gè)字節(jié)。芯片的數(shù)據(jù)線與總線的數(shù)據(jù)線相連接。當(dāng)CPU讀/寫芯片的某個(gè)單元時(shí)，將數(shù)據(jù)傳送或接收數(shù)據(jù)。圖4.16264的引腳圖

為輸出允許信號(hào)。只有當(dāng)=0，即其有效時(shí)，才允許該芯片將某單元的數(shù)據(jù)送到芯片外部的D0～D7上。是寫允許信號(hào)。當(dāng)=0時(shí)，允許將數(shù)據(jù)寫入芯片；當(dāng)=1時(shí)，允許芯片的數(shù)據(jù)讀出。NC為沒(méi)有使用的空腳。芯片上還有+5?V電壓和接地線。WECS1CS2OED0～D7001×寫入1010讀出×××011010×××三態(tài)(高阻)表4.16264真值表注：×表示不考慮。

(2)?6264(6164)的工作過(guò)程。

寫入數(shù)據(jù)的過(guò)程是：

1、在芯片的A0～A12上加上要寫入單元的地址；

2、在D0～D7上加上要寫入的數(shù)據(jù)；

3、使和CS2同時(shí)有效；

4、在上加上有效的低電平，此時(shí)可為高也可為低。

從芯片中某單元讀出數(shù)據(jù)的過(guò)程是：

1、A0～A12加上要讀出單元的地址；

2、使和CS2同時(shí)有效；使有效(為低電平)；

3、使為高電平，這樣即可讀出數(shù)據(jù)。6264芯片與系統(tǒng)的連接D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號(hào)D0~D7??????2．連接使用譯碼電路將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的輸出信號(hào)，即：將輸入的一組高位地址信號(hào)通過(guò)變換，產(chǎn)生一個(gè)有效的輸出信號(hào)，用于選中某一個(gè)存儲(chǔ)器芯片，從而確定了該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。全地址譯碼方式部分地址譯碼譯碼器電路1)全地址譯碼方式

全地址譯碼用全部的地址信號(hào)作為譯碼信號(hào)，使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)唯一的內(nèi)存地址。D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號(hào)D0~D7??????6264全地址譯碼器

低位地址(A0～A12)經(jīng)芯片內(nèi)部譯碼，可以決定芯片內(nèi)部的每一個(gè)單元；

高位地址(A19～A13)利用譯碼器來(lái)決定芯片放置在內(nèi)存空間的什么位置上。

6264的地址范圍：

F0000H～F1FFFH6264的地址范圍：80000H～81FFFH2)部分地址譯碼

部分地址譯碼就是只用部分地址線譯碼控制片選來(lái)決定存儲(chǔ)器地址。6264部分地址譯碼連接

6264所占內(nèi)存地址空間：

DA000H～DBFFFH

DE000H～DFFFFH

FA000H～FBFFFH

FE000H～FFFFFH6264部分地址譯碼連接地址重疊區(qū)：芯片占用4個(gè)8?KB的區(qū)域特點(diǎn)：

破壞了地址空間的連續(xù)性并減小了總的地址空間。

部分譯碼方式以犧牲內(nèi)存空間為代價(jià)來(lái)?yè)Q得譯碼的簡(jiǎn)單化。注意：

在使用時(shí)，重疊的區(qū)域絕不可再分配給其他芯片，只能空著不用。否則，會(huì)造成總線及存儲(chǔ)芯片的競(jìng)爭(zhēng)而使微機(jī)無(wú)法正常工作。

例：只有一條高位地址線接在片選信號(hào)端，上圖若只將A19接在CS1上，這時(shí)一片6264芯片所占的地址范圍為00000H～7FFFFH。3)譯碼器電路

前面所用的譯碼器電路都是用門電路構(gòu)成的在工程上常用的譯碼電路還有如下幾種類型：

(1)利用廠家提供的現(xiàn)成的譯碼器芯片。例如，74系列的138、139、154等可供使用。(2)利用廠家提供的數(shù)字比較器芯片。74系列的682-688(3)利用ROM作譯碼器。通過(guò)事先在ROM的固定單元中固 化好適當(dāng)?shù)臄?shù)據(jù)，使它在連接中作為譯碼器使用。(4)利用PLD。利用PLD編程器可以方便地對(duì)PLD器件編 程，構(gòu)造譯碼器，而且其保密性能會(huì)更好一些。3．靜態(tài)RAM連接舉例3-8譯碼器74LS138作為片選信號(hào)的譯碼器，使兩片6116所占內(nèi)存地址分別為：40000H～407FFH40800H～40FFFH1、利用現(xiàn)成的譯碼器的連接2K×8bit芯片6116在8088系統(tǒng)總線。判斷8088系統(tǒng)中存儲(chǔ)系統(tǒng)譯碼器74LS138的輸出、、和所決定的內(nèi)存地址范圍，如圖所示。例：&≥14．SRAM的時(shí)序不同芯片工作時(shí)序不同讀出時(shí)間tAA：最大70ns，從地址有效到RAM數(shù)據(jù)線上出現(xiàn)穩(wěn) 定數(shù)據(jù)的時(shí)間。是RAM讀操作速度快慢的主要指標(biāo)。讀周期tRC：70ns（mim），表示連續(xù)操作允許最小時(shí)間。它總是大于或等于讀出時(shí)間。（1）讀周期注意：

1、要實(shí)現(xiàn)寫操作必須要CS1、CS2和WE都有效。

2、在地址改變期間，WE必須為高，以防止地址變化期間可能有誤碼寫入，破壞內(nèi)存數(shù)據(jù)。

3、為此，WE必須在地址有效以后經(jīng)過(guò)一段時(shí)間才有效，使地址信號(hào)足夠穩(wěn)定。（2）寫周期twc典型的PROM基本存儲(chǔ)電路如下圖所示。芯片出廠時(shí)，開關(guān)管T1與位線（數(shù)據(jù)線）之間以熔絲相連。用戶可對(duì)其進(jìn)行一次性編程（熔斷或保留熔絲以區(qū)分“1/0”）：

當(dāng)加入寫脈沖，某些存儲(chǔ)單元熔絲熔斷，信息永久寫入，不可再次改寫。PROM（ProgrammableROM）PROM的寫入要由專用的電路（大電流、高電壓）和程序完成。PROM基本存儲(chǔ)電路EPROM（紫外線可擦除）（1）由浮柵雪崩注入的FAMOS器件構(gòu)成。（2）當(dāng)浮柵有足夠的電荷積累時(shí)，記錄的信息為0，沒(méi)有一定的電荷積累時(shí)，信息為1。（3）用戶可以多次編程。編程加寫脈沖后，某些存儲(chǔ)單元的PN結(jié)表面形成浮動(dòng)?xùn)牛钃跬?，?shí)現(xiàn)信息寫入。（4）用紫外線照射可驅(qū)散浮動(dòng)?xùn)牛ǜ派系碾姾尚纬晒怆娏餍孤行畔⑷坎脸ú脸髢?nèi)容全為“1”），便可再次改寫。GSD基本存儲(chǔ)電路

EPROM存儲(chǔ)器的使用分為三步：擦除——用紫外線照射15分鐘左右即可，擦除干凈后，每個(gè)位單元的內(nèi)容為‘1’，或每個(gè)字節(jié)單元的內(nèi)容為‘FFH’。固化（或編程）——用專用的編程工具將程序的機(jī)器代碼寫入到EPROM芯片中去，寫入時(shí)間通常為幾秒鐘到幾十秒鐘。工作——將EPROM芯片插入目標(biāo)系統(tǒng)板，通電運(yùn)行，此時(shí)，EPROM中內(nèi)容只能被CPU讀出。圖4.13EPROM2764引線圖2764：8?K×8?bit1．EPROM2764的引線4.2.2EPROMD0～D7為8條數(shù)據(jù)線CE為輸入信號(hào)，片選

OE是輸出允許信號(hào)PGM為編程脈沖輸入端，當(dāng)對(duì)EPROM編程時(shí)，由此加入編程脈沖，讀數(shù)據(jù)時(shí)為1。A0～A12為13條地址信號(hào)輸入線Vpp編程電壓2．EPROM2764的連接使用

2764在使用時(shí)，僅用于將其存儲(chǔ)的內(nèi)容讀出。讀出過(guò)程與RAM的讀出十分類似，即送出要讀出的地址，然后使CE和OE均有效(低電平)，則在芯片的D0～D7上就可以輸出要讀出的數(shù)據(jù)。

地址范圍在F0000H～F1FFFHEPROM的連接實(shí)例：利用2732和6264構(gòu)成00000H～02FFFH的ROM存儲(chǔ)區(qū)和03000H～06FFFH的RAM存儲(chǔ)區(qū)。試畫出與8088系統(tǒng)總線的連接圖要形成的ROM區(qū)域范圍為12?KB。使用的EPROM芯片是容量為4?KB的EPROM2732，因此，必須用3片2732才能構(gòu)成這12?KB的ROM。要構(gòu)成的RAM區(qū)域?yàn)?6?KB。而使用的RAM芯片是靜態(tài)讀寫存儲(chǔ)器SRAM6264，它是一片8?K?×?8?bit的芯片，故必須用2片6264才能構(gòu)成所要求的內(nèi)存范圍。

ROM：00000H～02FFFHRAM：03000H～06FFFH3．EPROM的編程

EPROM的一個(gè)重要優(yōu)點(diǎn)就是可擦除重寫，而且對(duì)其某一個(gè)存儲(chǔ)單元來(lái)說(shuō)，允許擦除重寫的次數(shù)超過(guò)萬(wàn)次。

1)擦除

那些剛出廠未使用過(guò)的EPROM芯片均是干凈的，干凈的標(biāo)志就是芯片中所有單元的內(nèi)容均為FFH。

若EPROM芯片已使用過(guò)，則在對(duì)其編程前必須將其從系統(tǒng)中取下來(lái)，放在專門的擦除器上進(jìn)行擦除。擦除器利用紫外線照射EPROM的窗口，一般15～20min即可擦除干凈。2)編程

對(duì)EPROM的編程通常有兩種方式，即標(biāo)準(zhǔn)編程和快速編程。缺點(diǎn)：其一是編程時(shí)間太長(zhǎng)，當(dāng)EPROM容量很大時(shí),每個(gè)單元50ms的編程時(shí)間其二是不夠安全，編程脈沖太寬致使功耗過(guò)大而損壞EPROM

(1)標(biāo)準(zhǔn)編程。標(biāo)準(zhǔn)編程過(guò)程為：將EPROM插到專門的編程器上，VCC加5V，Vpp加上高電壓，在PGM端加上50?±?5?ms的負(fù)脈沖，這樣就將一個(gè)字節(jié)的數(shù)據(jù)寫到了相應(yīng)的地址單元中。重復(fù)上述過(guò)程，即可將要寫入的數(shù)據(jù)逐一寫入相應(yīng)的存儲(chǔ)單元中。(2)快速編程

EPROMTMC27C040:512KB

VPP為編程高電壓，編程時(shí)加+13V。正常讀出時(shí)，與VCC接在一起，G為輸出允許信號(hào)。E為片允許信號(hào)，編程時(shí)，此端加編程脈沖。該芯片在正常讀出時(shí)，其連接與2764類似。

EPROM27C040引線圖27C040的編程分為三大步。用100us的編程脈沖依次寫完全部要寫的單元。從頭開始校驗(yàn)每個(gè)寫入的字節(jié)。若沒(méi)有寫對(duì)，則用100us的編程脈沖重寫一次，立即校驗(yàn)；沒(méi)有寫對(duì)則再次重寫；對(duì)那些第一步未寫對(duì)的單元進(jìn)行補(bǔ)寫。從頭到尾對(duì)每一個(gè)編程單元校驗(yàn)一遍，全對(duì)，則編程即告結(jié)束。NMC98C64A8?K?×?8?bit4.2.3EEPROM(E2PROM)

1)引線及功能OE輸出允許信號(hào)CE為片選信號(hào)WE寫允許信號(hào)READY/BUSY是漏極開路輸出端，當(dāng)寫入數(shù)據(jù)時(shí)，該信號(hào)變低；寫完數(shù)據(jù)后，該信號(hào)變高。2)工作過(guò)程

(1)讀出數(shù)據(jù)。當(dāng)CE=0，OE=0，WE=1時(shí)，只要滿足芯片所要求的讀出時(shí)序關(guān)系，可從選中的存儲(chǔ)單元中將數(shù)據(jù)讀出。

(2)寫入數(shù)據(jù)

第一種是按字節(jié)編程方式，即一次寫入一個(gè)字節(jié)的數(shù)據(jù)98C64A需要的TWR為5?ms，最大為10?ms。

第二種編程方法稱為自動(dòng)按頁(yè)寫入。在98C64A中，一頁(yè)數(shù)據(jù)最多可達(dá)32個(gè)字節(jié)，98C64A的高位地址線A12～A5用來(lái)決定一頁(yè)數(shù)據(jù)，低位地址A4～A0就是一頁(yè)所包含的32個(gè)字節(jié)。因此，A12～A5可以稱為頁(yè)地址。3)連接使用

當(dāng)讀本芯片的某一單元時(shí)，只要執(zhí)行一條存儲(chǔ)器讀指令，就會(huì)滿足 CE=0

MEMW=1

MEMR=0

將存儲(chǔ)的數(shù)據(jù)讀出。

全部擦除功能CE=0，WE=0，OE=15V，D0~D7加FFH保持10msSTART:MOV?AX，0E00HMOV?DS，AXMOV?SI，0000HMOV?CX，2000HGOON：MOV?AL，55H MOV?[SI]，AL CALLT20MS ；延時(shí)20?ms INC?SI LOOP???GOON HLT例如程序?qū)?5H寫滿整片98C64A。4.2.5處理器總線上的存儲(chǔ)器連接

1．8086的內(nèi)存接口

8086CPU是真正的16位處理器，它既能按字節(jié)訪問(wèn)內(nèi)存又能按字(16位)訪問(wèn)內(nèi)存。8086的系統(tǒng)總線的構(gòu)成方式，其數(shù)據(jù)線是16位的，即D0～D15。

在8086系統(tǒng)中，無(wú)論實(shí)際構(gòu)成的內(nèi)存有多大，為了保證CPU能一次讀寫數(shù)據(jù)的高字節(jié)、一次讀寫數(shù)據(jù)的低字節(jié)或一次讀寫數(shù)據(jù)的高低兩個(gè)字節(jié)(即一個(gè)16位的字)，內(nèi)存必須分成奇、偶兩個(gè)存儲(chǔ)體。

*50兩個(gè)存儲(chǔ)體：偶地址存儲(chǔ)體+奇地址存儲(chǔ)體，各為512KByte，共1MByte。512K×8位奇地址存儲(chǔ)體（A0=1）512K×8位偶地址存儲(chǔ)體（A0=0）000010000300005

FFFFF000000000200004

FFFFE220－1＝＝220－2與數(shù)據(jù)總線低8位相連，當(dāng)A0＝0時(shí)，選擇訪問(wèn)偶地址存儲(chǔ)體，從低8位數(shù)據(jù)總線讀／寫一個(gè)字節(jié)。與數(shù)據(jù)總線高8位相連，當(dāng)A0＝1時(shí)，選擇訪問(wèn)奇地址存儲(chǔ)體，從高8位數(shù)據(jù)總線讀／寫一個(gè)字節(jié)。地址范圍70000H～73FFFH偶地址8?KB奇地址8?KB2)?8086的內(nèi)存讀寫操作

(1)在8086系統(tǒng)中，對(duì)內(nèi)存進(jìn)行字節(jié)操作時(shí)，一個(gè)總線周期即可完成。當(dāng)讀寫的字節(jié)在偶地址時(shí)，8086CPU利用D0～D7進(jìn)行傳送；而當(dāng)此字節(jié)在奇地址時(shí)，8086CPU利用D8～D15進(jìn)行傳送。

a.該字是一個(gè)規(guī)則字或稱為對(duì)準(zhǔn)字。所謂規(guī)則字是指該字的低字節(jié)放偶地址而高字節(jié)在其下一個(gè)奇地址單元中。 A0、BH