第6章半導(dǎo)體存儲(chǔ)器(4h)

西郵計(jì)算機(jī)學(xué)院第6章半導(dǎo)體存儲(chǔ)器主要內(nèi)容簡(jiǎn)要介紹半導(dǎo)體存儲(chǔ)器的分類和基本存儲(chǔ)元電路；重點(diǎn)介紹常用的幾種典型存儲(chǔ)器芯片及其與CPU之間的連接與擴(kuò)展。12章節(jié)安排

存儲(chǔ)器擴(kuò)展

概述6.1概述1存儲(chǔ)器的分類存儲(chǔ)器是計(jì)算機(jī)用來(lái)存儲(chǔ)信息的部件。按存取速度和用途可把存儲(chǔ)器分為兩大類：（1）內(nèi)存儲(chǔ)器：通過(guò)系統(tǒng)總線直接與CPU相連、具有一定容量、存取速度快的存儲(chǔ)器稱為內(nèi)存儲(chǔ)器，簡(jiǎn)稱內(nèi)存。內(nèi)存是計(jì)算機(jī)的重要組成部分，CPU可直接對(duì)它進(jìn)行訪問(wèn)，計(jì)算機(jī)要執(zhí)行的程序和要處理的數(shù)據(jù)等都須事先調(diào)入內(nèi)存后方可被CPU讀取并執(zhí)行。早期的內(nèi)存使用磁芯。隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)體存儲(chǔ)器集成度大大提高，成本迅速下降，存取速度大大加快，故在微型計(jì)算機(jī)中，目前內(nèi)存一般都使用半導(dǎo)體存儲(chǔ)器。

6.1概述(續(xù))（2）外存儲(chǔ)器：通過(guò)接口電路與系統(tǒng)相連、存儲(chǔ)容量大而速度較慢的存儲(chǔ)器稱為外存儲(chǔ)器，簡(jiǎn)稱外存，如硬盤、軟盤和光盤等。外存用來(lái)存放當(dāng)前暫不被CPU處理的程序或數(shù)據(jù)，以及一些需要永久性保存的信息。

外存的容量很大，如CD–ROM光盤可達(dá)650?MB，硬盤則可達(dá)幾GB甚至幾十GB，而且容量還在不斷增加。通常將外存歸入計(jì)算機(jī)外部設(shè)備，外存中存放的信息必須調(diào)入內(nèi)存后才能被CPU使用。6.1概述(續(xù))2半導(dǎo)體存儲(chǔ)器的分類從應(yīng)用角度可將半導(dǎo)體存儲(chǔ)器分為兩大類：（1）隨機(jī)讀寫存儲(chǔ)器RAM(RandomAccessMemory)RAM是可讀、可寫的存儲(chǔ)器，CPU可以對(duì)RAM的內(nèi)容隨機(jī)地讀寫訪問(wèn)，RAM中的信息斷電后即丟失。根據(jù)制造工藝的不同，RAM主要有兩類：雙極型存儲(chǔ)器：具有存取速度快、集成度較低、功耗較大、成本較高等特點(diǎn)，適用于對(duì)速度要求較高的高速緩沖存儲(chǔ)器MOS型存儲(chǔ)器：具有集成度高、功耗低、價(jià)格便宜等特點(diǎn)，適用于內(nèi)存儲(chǔ)器。6.1概述(續(xù))MOS型存儲(chǔ)器按信息存放方式又可分為兩類：靜態(tài)RAM(StaticRAM，簡(jiǎn)稱SRAM)：SRAM存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電，信息不會(huì)丟失。其優(yōu)點(diǎn)是不需要刷新，控制電路簡(jiǎn)單，但集成度較低，適用于不需要大存儲(chǔ)容量的計(jì)算機(jī)系統(tǒng)。動(dòng)態(tài)RAM(DynamicRAM，簡(jiǎn)稱DRAM)：DRAM存儲(chǔ)單元以電容為基礎(chǔ)，電路簡(jiǎn)單，集成度高，但也存在問(wèn)題，即電容中的電荷由于漏電會(huì)逐漸丟失，因此DRAM需要定時(shí)刷新，它適用于大存儲(chǔ)容量的計(jì)算機(jī)系統(tǒng)。6.1概述(續(xù))（2）只讀存儲(chǔ)器ROM(ReadOnlyMemory)：ROM的內(nèi)容只能隨機(jī)讀出而不能寫入，斷電后信息不會(huì)丟失，常用來(lái)存放不需要改變的信息(如某些系統(tǒng)程序)，信息一旦寫入就固定不變了。目前常見(jiàn)的有：掩膜式ROM：用戶不可對(duì)其編程，其內(nèi)容已由廠家設(shè)定好，不能更改；可編程ROM(ProgrammableROM，簡(jiǎn)稱PROM)：用戶只能對(duì)其進(jìn)行一次編程，寫入后不能更改；可擦除的PROM(ErasablePROM，簡(jiǎn)稱EPROM)：其內(nèi)容可用紫外線擦除，用戶可對(duì)其進(jìn)行多次編程；電擦除的PROM(ElectricallyErasablePROM，簡(jiǎn)稱EEPROM或E2PROM)：能以字節(jié)為單位擦除和改寫。圖6.1半導(dǎo)體存儲(chǔ)器的分類6.1概述(續(xù))6.1概述(續(xù))3半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)(1)存儲(chǔ)容量

用字?jǐn)?shù)位數(shù)表示，以位為單位。常用來(lái)表示存儲(chǔ)芯片的容量，如1?K4位，表示該芯片有1?K個(gè)單元(1?K=1024)，每個(gè)存儲(chǔ)單元的長(zhǎng)度為4位。用字節(jié)數(shù)表示容量，以字節(jié)為單位，如128?B，表示該芯片有128個(gè)單元，每個(gè)存儲(chǔ)單元的長(zhǎng)度為8位?，F(xiàn)代計(jì)算機(jī)存儲(chǔ)容量很大，常用KB、MB、GB和TB為單位表示存儲(chǔ)容量的大小。其中，1?KB＝210?B＝1024?B；1?MB＝220?B＝1024?KB；1?GB＝230?B＝l024?MB；1TB＝240?B＝1024GB。顯然，存儲(chǔ)容量越大，所能存儲(chǔ)的信息越多，計(jì)算機(jī)系統(tǒng)的功能便越強(qiáng)。6.1概述(續(xù))(2)存取時(shí)間存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。例如，讀出時(shí)間是指從CPU向存儲(chǔ)器發(fā)出有效地址和讀命令開始，直到將被選單元的內(nèi)容讀出為止所用的時(shí)間。顯然，存取時(shí)間越小，存取速度越快。(3)存儲(chǔ)周期

連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作(如連續(xù)兩次讀操作)所需要的最短間隔時(shí)間稱為存儲(chǔ)周期。它是衡量主存儲(chǔ)器工作速度的重要指標(biāo)。通常，存儲(chǔ)周期略大于存取時(shí)間。(4)功耗

功耗反映了存儲(chǔ)器耗電的多少，也反映了其發(fā)熱程度。6.1概述(續(xù))(5)可靠性

可靠性一般指存儲(chǔ)器對(duì)外界電磁場(chǎng)及溫度等變化的抗干擾能力。存儲(chǔ)器的可靠性用平均故障間隔時(shí)間MTBF(MeanTimeBetweenFailures)來(lái)衡量。MTBF可以理解為兩次故障之間的平均時(shí)間間隔。MTBF越長(zhǎng)，可靠性越高，存儲(chǔ)器正常工作能力越強(qiáng)。(6)集成度集成度指在一塊存儲(chǔ)芯片內(nèi)能集成多少個(gè)基本存儲(chǔ)電路，每個(gè)基本存儲(chǔ)電路存放一位二進(jìn)制信息，所以集成度常用位/片來(lái)表示。6.1概述(續(xù))(7)性能/價(jià)格比

性能/價(jià)格比(簡(jiǎn)稱性價(jià)比)是衡量存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合指標(biāo)，它關(guān)系到存儲(chǔ)器的實(shí)用價(jià)值。其中性能包括前述的各項(xiàng)指標(biāo)，而價(jià)格是指存儲(chǔ)單元本身和外圍電路的總價(jià)格。6.1概述(續(xù))4半導(dǎo)體存儲(chǔ)器芯片的基本結(jié)構(gòu)圖6.2半導(dǎo)體存儲(chǔ)器組成框圖存儲(chǔ)體存儲(chǔ)體是存儲(chǔ)器中存儲(chǔ)信息的部分，由大量的基本存儲(chǔ)電路組成。每個(gè)基本存儲(chǔ)電路存放一位二進(jìn)制信息，這些基本存儲(chǔ)電路有規(guī)則地組織起來(lái)(一般為矩陣結(jié)構(gòu))就構(gòu)成了存儲(chǔ)體(存儲(chǔ)矩陣)。不同存取方式的芯片，采用的基本存儲(chǔ)電路也不相同。存儲(chǔ)體中，可以由N個(gè)基本存儲(chǔ)電路構(gòu)成一個(gè)并行存取N位二進(jìn)制代碼的存儲(chǔ)單元(N的取值一般為1、4、8等)。為了便于信息的存取，給同一存儲(chǔ)體內(nèi)的每個(gè)存儲(chǔ)單元賦予一個(gè)惟一的編號(hào)，該編號(hào)就是存儲(chǔ)單元的地址。這樣，對(duì)于容量為2n個(gè)存儲(chǔ)單元的存儲(chǔ)體，需要n條地址線對(duì)其編址，若每個(gè)單元存放N位信息，則需要N條數(shù)據(jù)線傳送數(shù)據(jù)，芯片的存儲(chǔ)容量就可以表示為2nN位。外圍電路外圍電路主要包括地址譯碼電路和由三態(tài)數(shù)據(jù)緩沖器、控制邏輯兩部分組成的讀/寫控制電路。（1）

地址譯碼電路存儲(chǔ)芯片中的地址譯碼電路對(duì)CPU從地址總線發(fā)來(lái)的n位地址信號(hào)進(jìn)行譯碼，經(jīng)譯碼產(chǎn)生的選擇信號(hào)可以惟一地選中片內(nèi)某一存儲(chǔ)單元，在讀/寫控制電路的控制下可對(duì)該單元進(jìn)行讀/寫操作。外圍電路（2）

讀/寫控制電路讀/寫控制電路接收CPU發(fā)來(lái)的相關(guān)控制信號(hào)，以控制數(shù)據(jù)的輸入/輸出。三態(tài)數(shù)據(jù)緩沖器是數(shù)據(jù)輸入/輸出的通道，數(shù)據(jù)傳輸?shù)姆较蛉Q于控制邏輯對(duì)三態(tài)門的控制。CPU發(fā)往存儲(chǔ)芯片的控制信號(hào)主要有讀/寫信號(hào)(R/W)、片選信號(hào)(CS)等。值得注意的是，不同性質(zhì)的半導(dǎo)體存儲(chǔ)芯片其外圍電路部分也各有不同，如在動(dòng)態(tài)RAM中還要有預(yù)充、刷新等方面的控制電路，而對(duì)于ROM芯片在正常工作狀態(tài)下只有輸出控制邏輯等。地址譯碼方式芯片內(nèi)部的地址譯碼主要有兩種方式，即單譯碼方式和雙譯碼方式。單譯碼方式適用于小容量的存儲(chǔ)芯片，對(duì)于容量較大的存儲(chǔ)器芯片則應(yīng)采用雙譯碼方式。（1）

單譯碼方式單譯碼方式只用一個(gè)譯碼電路對(duì)所有地址信息進(jìn)行譯碼，譯碼輸出的選擇線直接選中對(duì)應(yīng)的單元，如圖6.3所示。一根譯碼輸出選擇線對(duì)應(yīng)一個(gè)存儲(chǔ)單元，故在存儲(chǔ)容量較大、存儲(chǔ)單元較多的情況下，這種方法不適用。圖6.3單譯碼方式單譯碼方式以一個(gè)簡(jiǎn)單的16字4位的存儲(chǔ)芯片為例，如圖6.3所示。將所有基本存儲(chǔ)電路排成16行4列(圖中未詳細(xì)畫出)，每一行對(duì)應(yīng)一個(gè)字，每一列對(duì)應(yīng)其中的一位。每一行的選擇線和每一列的數(shù)據(jù)線是公共的。圖中，A0A34根地址線經(jīng)譯碼輸出16根選擇線，用于選擇16個(gè)單元。例如，當(dāng)A3A2A1A0=0000，而片選信號(hào)為CS=0，WR=1時(shí)，將0號(hào)單元中的信息讀出。（2）雙譯碼方式雙譯碼方式把n位地址線分成兩部分，分別進(jìn)行譯碼，產(chǎn)生一組行選擇線X和一組列選擇線Y，每一根X線選中存儲(chǔ)矩陣中位于同一行的所有單元，每一根Y線選中存儲(chǔ)矩陣中位于同一列的所有單元，當(dāng)某一單元的X線和Y線同時(shí)有效時(shí)，相應(yīng)的存儲(chǔ)單元被選中。圖6.4給出了一個(gè)容量為1K字(單元)1位的存儲(chǔ)芯片的雙譯碼電路。（2）雙譯碼方式1K(1024)個(gè)基本存儲(chǔ)電路排成3232的矩陣，10根地址線分成A0~A4

和A5~A9兩組。A0~A4經(jīng)X譯碼輸出32條行選擇線，A5~A9經(jīng)Y譯碼輸出32條列選擇線。行、列選擇線組合能方便地找到1024個(gè)存儲(chǔ)單元中的任何一個(gè)。例如，當(dāng)A4A3A2A1A0=00000，A9A8A7A6A5=00000時(shí)，第0號(hào)單元被選中，通過(guò)數(shù)據(jù)線I/O實(shí)現(xiàn)數(shù)據(jù)的輸入或輸出。圖中，X和Y譯碼器的輸出線各有32根，總輸出線數(shù)僅為64根。若采用單譯碼方式，將有1024根譯碼輸出線。圖6.4雙譯碼方式6.4存儲(chǔ)器的擴(kuò)展6.4.1存儲(chǔ)芯片的擴(kuò)展存儲(chǔ)芯片的擴(kuò)展包括位擴(kuò)展、字?jǐn)U展和字位同時(shí)擴(kuò)展等三種情況。1．位擴(kuò)展位擴(kuò)展是指存儲(chǔ)芯片的字(單元)數(shù)滿足要求而位數(shù)不夠，需對(duì)每個(gè)存儲(chǔ)單元的位數(shù)進(jìn)行擴(kuò)展。圖6.17給出了使用8片8K1的RAM芯片通過(guò)位擴(kuò)展構(gòu)成8K8的存儲(chǔ)器系統(tǒng)的連線圖。圖6.17用8K1位芯片組成8K8位的存儲(chǔ)器1.位擴(kuò)展由于存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片的字?jǐn)?shù)一致，8K=213，故只需13根地址線(A12A0)對(duì)各芯片內(nèi)的存儲(chǔ)單元尋址，每一芯片只有一條數(shù)據(jù)線，所以需要8片這樣的芯片，將它們的數(shù)據(jù)線分別接到數(shù)據(jù)總線(D7D0)的相應(yīng)位。在此連接方法中，每一條地址線有8個(gè)負(fù)載，每一條數(shù)據(jù)線有一個(gè)負(fù)載。1.位擴(kuò)展位擴(kuò)展法中，所有芯片都應(yīng)同時(shí)被選中，各芯片CS端可直接接地，也可并聯(lián)在一起，根據(jù)地址范圍的要求，與高位地址線譯碼產(chǎn)生的片選信號(hào)相連。對(duì)于此例，若地址線A0A12上的信號(hào)為全0，即選中了存儲(chǔ)器0號(hào)單元，則該單元的8位信息是由各芯片0號(hào)單元的1位信息共同構(gòu)成的?？梢钥闯觯粩U(kuò)展的連接方式是將各芯片的地址線、片選CS、讀/寫控制線相應(yīng)并聯(lián)，而數(shù)據(jù)線要分別引出。2.字?jǐn)U展字?jǐn)U展用于存儲(chǔ)芯片的位數(shù)滿足要求而字?jǐn)?shù)不夠的情況，是對(duì)存儲(chǔ)單元數(shù)量的擴(kuò)展。圖6.18給出了用4個(gè)16K8芯片經(jīng)字?jǐn)U展構(gòu)成一個(gè)64K8存儲(chǔ)器系統(tǒng)的連接方法。圖6.18有16?K8位芯片組成64?K8位的存儲(chǔ)器2.字?jǐn)U展圖中4個(gè)芯片的數(shù)據(jù)端與數(shù)據(jù)總線D7D0相連；地址總線低位地址A13A0與各芯片的14位地址線連接，用于進(jìn)行片內(nèi)尋址；為了區(qū)分4個(gè)芯片的地址范圍，還需要兩根高位地址線A14、A15經(jīng)2–4譯碼器譯出4根片選信號(hào)線，分別和4個(gè)芯片的片選端相連。各芯片的地址范圍見(jiàn)表6.6。表6.6圖6.16中各芯片地址空間分配表A15A14A13A12A11…A1A0說(shuō)明10000000…00111…11最低地址(0000H)最高地址(3FFFH)20101000…00111…11最低地址(4000H)最高地址(7FFFH)31010000…00111…11最低地址(8000H)最高地址(BFFFH)41111000…00111…11最低地址(C000H)最高地址(FFFFH)地址片號(hào)2.字?jǐn)U展可以看出，字?jǐn)U展的連接方式是將各芯片的地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，而由片選信號(hào)來(lái)區(qū)分各片地址。也就是將低位地址線直接與各芯片地址線相連，以選擇片內(nèi)的某個(gè)單元；用高位地址線經(jīng)譯碼器產(chǎn)生若干不同片選信號(hào)，連接到各芯片的片選端，以確定各芯片在整個(gè)存儲(chǔ)空間中所屬的地址范圍。3.字位同時(shí)擴(kuò)展在實(shí)際應(yīng)用中，往往會(huì)遇到字?jǐn)?shù)和位數(shù)都需要擴(kuò)展的情況。若使用lk位存儲(chǔ)器芯片構(gòu)成一個(gè)容量為MN位(M>l，N>k)的存儲(chǔ)器，那么這個(gè)存儲(chǔ)器共需要(M/l)(N/k)個(gè)存儲(chǔ)器芯片。連接時(shí)可將這些芯片分成(M/l)個(gè)組，每組有(N/k)個(gè)芯片，組內(nèi)采用位擴(kuò)展法，組間采用字?jǐn)U展法。圖6.19給出了用2114(1K4)RAM芯片構(gòu)成4K8存儲(chǔ)器的連接方法。圖6.19字位同時(shí)擴(kuò)展連接圖3.字位同時(shí)擴(kuò)展圖中將8片2114芯片分成了4組(RAM1、RAM2、RAM3和RAM4)，每組2片。組內(nèi)用位擴(kuò)展法構(gòu)成1K8的存儲(chǔ)模塊，4個(gè)這樣的存儲(chǔ)模塊用字?jǐn)U展法連接便構(gòu)成了4K8的存儲(chǔ)器。用A9A010根地址線對(duì)每組芯片進(jìn)行片內(nèi)尋址，同組芯片應(yīng)被同時(shí)選中，故同組芯片的片選端應(yīng)并聯(lián)在一起。本例用2–4譯碼器對(duì)兩根高位地址線A10A11譯碼，產(chǎn)生4根片選信號(hào)線，分別與各組芯片的片選端相連。6.4.2存儲(chǔ)器與CPU的連接CPU對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)時(shí)，首先要在地址總線上發(fā)地址信號(hào)，選擇要訪問(wèn)的存儲(chǔ)單元，還要向存儲(chǔ)器發(fā)出讀/寫控制信號(hào)，最后在數(shù)據(jù)總線上進(jìn)行信息交換。因此，存儲(chǔ)器與CPU的連接實(shí)際上就是存儲(chǔ)器與三總線中相關(guān)信號(hào)線的連接。1．存儲(chǔ)器與控制總線的連接在控制總線中，與存儲(chǔ)器相連的信號(hào)線為數(shù)不多，如8086/8088最小方式下的M/IO(8088為M/IO)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，連接也非常簡(jiǎn)單，有時(shí)這些控制線(如M/IO)也與地址線一同參與地址譯碼，生成片選信號(hào)。2.存儲(chǔ)器與數(shù)據(jù)總線的連接對(duì)于不同型號(hào)的CPU，數(shù)據(jù)總線的數(shù)目不一定相同，連接時(shí)要特別注意。8086CPU的數(shù)據(jù)總線有16根，其中高8位數(shù)據(jù)線D15D8接存儲(chǔ)器的高位庫(kù)(奇地址庫(kù))，低8位數(shù)據(jù)線D7D0接存儲(chǔ)器的低位庫(kù)(偶地址庫(kù))，根據(jù)BHE(選擇奇地址庫(kù))和A0(選擇偶地址庫(kù))的不同狀態(tài)組合決定對(duì)存儲(chǔ)器做字操作還是字節(jié)操作。圖6.20給出了由兩片6116(2K8)構(gòu)成的2K字(4K字節(jié))的存儲(chǔ)器與8086CPU的連接情況。8位機(jī)和8088CPU的數(shù)據(jù)總線有8根，存儲(chǔ)器為單一存儲(chǔ)體組織，沒(méi)有高低位庫(kù)之分，故數(shù)據(jù)線連接較簡(jiǎn)單。圖6.206116與8086CPU的連接圖6.2174LS138引腳3.存儲(chǔ)器與地址總線的連接前面已經(jīng)提到，對(duì)于由多個(gè)存儲(chǔ)芯片構(gòu)成的存儲(chǔ)器，其地址線的譯碼被分成片內(nèi)地址譯碼和片間地址譯碼兩部分。