第14章 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例-電子樂(lè)器

第14章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例——電子樂(lè)器在前面講述了基于FPGA技術(shù)的設(shè)計(jì)方法，本章將通過(guò)一些典型數(shù)字系統(tǒng)的設(shè)計(jì)實(shí)例，進(jìn)一步深入地學(xué)習(xí)這種設(shè)計(jì)思路和技巧。14.1電子樂(lè)器的設(shè)計(jì)14.1.1設(shè)計(jì)要求設(shè)計(jì)要求在QuartusⅡ中利用可編程邏輯器件，設(shè)計(jì)一個(gè)樂(lè)曲演奏電路。由鍵盤輸人控制音響，同時(shí)可自動(dòng)演奏樂(lè)曲。演奏時(shí)可選擇鍵盤輸入樂(lè)曲或者已存人的樂(lè)曲，并配以一個(gè)小揚(yáng)聲器。電子樂(lè)器的設(shè)計(jì)要求如下：（1）系統(tǒng)里面存儲(chǔ)有一首音樂(lè)，選擇自動(dòng)播放按鍵時(shí)可以播放收聽(tīng)。（2）可以通過(guò)琴鍵輸入進(jìn)行彈奏，鍵盤上含有7個(gè)高音，7個(gè)低音和2個(gè)中音，共16個(gè)音符。（3）鍵盤上有四個(gè)LED燈，可以隨音樂(lè)節(jié)奏一起閃爍。（4）鍵盤上還單獨(dú)配有一個(gè)LED燈，可以作為音符高音和低音顯示。14.1.2設(shè)計(jì)原理本章所設(shè)計(jì)的電子樂(lè)器結(jié)構(gòu)圖，如圖14.1所示。14.1.3樂(lè)曲硬件演奏電路的層次化設(shè)計(jì)方案根據(jù)層次化的設(shè)計(jì)思路，可把樂(lè)曲硬件演奏電路分為3個(gè)模塊，音樂(lè)節(jié)拍發(fā)生器NoteTa

bs模塊、音符譯碼電路Tonetaba模塊和數(shù)控分頻模塊(speaker)。下面給出其設(shè)計(jì)過(guò)程。14.1.3樂(lè)曲硬件演奏電路的層次化設(shè)計(jì)方案1．音樂(lè)節(jié)拍發(fā)生器NoteTabs該模塊利用FPGA的片內(nèi)ROM存放樂(lè)曲簡(jiǎn)譜真值表，由一個(gè)二進(jìn)制計(jì)數(shù)器對(duì)樂(lè)曲數(shù)據(jù)存儲(chǔ)器ROM進(jìn)行尋址。該計(jì)數(shù)器的計(jì)數(shù)頻率為4Hz，每一計(jì)數(shù)值的停留時(shí)間為0．25秒，即最小節(jié)拍。14.1.3樂(lè)曲硬件演奏電路的層次化設(shè)計(jì)方案2．音符譯碼電路ToneDabaVDHL程序中僅設(shè)置了《梁祝》樂(lè)曲全部音符所對(duì)應(yīng)的音符頻率的初始值，共16個(gè)，每個(gè)音符的停留時(shí)間由音樂(lè)節(jié)拍發(fā)生器的時(shí)鐘頻率決定，在此為4Hz信號(hào)，該值中音符的停留時(shí)間由音樂(lè)節(jié)拍發(fā)生器中的音符數(shù)據(jù)決定，該數(shù)據(jù)重復(fù)的次數(shù)為該音符的節(jié)拍數(shù)。14.1.3樂(lè)曲硬件演奏電路的層次化設(shè)計(jì)方案3．?dāng)?shù)控分頻模塊(speaker)設(shè)計(jì)數(shù)控分頻器對(duì)演奏電路的基準(zhǔn)頻率進(jìn)行分頻，得到各個(gè)音階對(duì)應(yīng)的頻率輸出。數(shù)控分頻瓣模塊由一個(gè)初值可變的13位加法計(jì)數(shù)器構(gòu)成。該計(jì)數(shù)器的模為8192，當(dāng)計(jì)數(shù)器計(jì)滿時(shí)，產(chǎn)生一個(gè)進(jìn)位信號(hào)FullSpkS，該信號(hào)就是用作發(fā)音的頻率信號(hào)。14.1.3樂(lè)曲硬件演奏電路的層次化設(shè)計(jì)方案14.2

FFT設(shè)計(jì)FFT是FastFourierTransform（快速傅立葉變換）的縮寫，是離散傅立葉變換的一種快速算法，用于實(shí)現(xiàn)時(shí)域到頻域的信號(hào)變換，在數(shù)字信號(hào)處理的頻譜分析領(lǐng)域具有很重要的意義。14.2.1

FFT的原理對(duì)于一個(gè)N點(diǎn)有限長(zhǎng)序列，其DFT變換可表示為其中，k=0，1，…，N－1。14.2.2基于DspBuilder設(shè)計(jì)FFT的方法在這里設(shè)計(jì)一個(gè)N=8的時(shí)間抽取FFT模型。按照第7章的流程，在Simulink中建立一個(gè)新模型，如圖14.9所示。1．蝶形運(yùn)算模塊2．復(fù)數(shù)合成模塊3．復(fù)數(shù)分解模塊14.3SD卡驅(qū)動(dòng)的設(shè)計(jì)

SD卡(SecureDigitalMemoryCard)是基于FLASH存儲(chǔ)介質(zhì)的新一代記憶設(shè)備。具有體積小，容量大，數(shù)據(jù)傳輸快，移動(dòng)靈活，安全性能好等特點(diǎn)，廣泛地應(yīng)用于數(shù)碼相機(jī)、PDA和多媒體播放器等便攜式裝置上。14.3.1SD卡和SPI內(nèi)核簡(jiǎn)介SD卡作為一種存儲(chǔ)器件，可以使用SPI的通信模式進(jìn)行讀寫控制操作。SPI內(nèi)核符合SPI協(xié)議，可以設(shè)置主設(shè)備和從設(shè)備。當(dāng)設(shè)置為主設(shè)備時(shí)，可以控制作為從設(shè)備的SD卡。此外，SD卡的SPI控制還有其特殊之處，需要在NiosII內(nèi)核外對(duì)SPI信號(hào)進(jìn)行一定的處理才能完全符合SD卡的通信協(xié)議。14.3.2

SD卡與FPGA接口電路由于SD卡的工作電壓為2.7～3.6V，其供電可以直接使用3.3V電源，CS、DI、SCLK、DO等信號(hào)的邏輯高電平為3.3V，可以與FPGA的I／O引腳直接相連接，若SD卡與5V系統(tǒng)進(jìn)行數(shù)據(jù)通信時(shí)，需要進(jìn)行邏輯電平的轉(zhuǎn)換。FPGA提供SPI內(nèi)核，與SD卡接口連接，如圖14.14所示。在SPI模式下，信號(hào)CS、DI、SCLK需要在主機(jī)端用10k～100k12的上拉電阻。14.3.3硬件系統(tǒng)的SOPC設(shè)計(jì)1．創(chuàng)建QuartusⅡ工程2．創(chuàng)建SOPC系統(tǒng)3．建立系統(tǒng)頂層模塊14.3.4系統(tǒng)軟件設(shè)計(jì)在本設(shè)計(jì)當(dāng)中，將進(jìn)行的工作有：SD卡的復(fù)位操作、SD卡的初始化操作、將數(shù)據(jù)寫入SD卡的某一個(gè)扇區(qū)、從SD卡的某一個(gè)扇區(qū)讀出數(shù)據(jù)。1．主程序代碼設(shè)計(jì)2．SD卡的復(fù)位操作3．SD卡的初始化操作4．SD卡的寫操作5．SD卡的讀操作14.4小結(jié)本章從三個(gè)方面講述了FPGA的應(yīng)用設(shè)計(jì)。第一節(jié)通過(guò)數(shù)字樂(lè)器的設(shè)計(jì)介紹了FPGA在基本數(shù)字系統(tǒng)方面的設(shè)