第14章 數(shù)字系統(tǒng)設(shè)計實例-電子樂器

第14章數(shù)字系統(tǒng)設(shè)計實例——電子樂器在前面講述了基于FPGA技術(shù)的設(shè)計方法，本章將通過一些典型數(shù)字系統(tǒng)的設(shè)計實例，進一步深入地學(xué)習(xí)這種設(shè)計思路和技巧。14.1電子樂器的設(shè)計14.1.1設(shè)計要求設(shè)計要求在QuartusⅡ中利用可編程邏輯器件，設(shè)計一個樂曲演奏電路。由鍵盤輸人控制音響，同時可自動演奏樂曲。演奏時可選擇鍵盤輸入樂曲或者已存人的樂曲，并配以一個小揚聲器。電子樂器的設(shè)計要求如下：（1）系統(tǒng)里面存儲有一首音樂，選擇自動播放按鍵時可以播放收聽。（2）可以通過琴鍵輸入進行彈奏，鍵盤上含有7個高音，7個低音和2個中音，共16個音符。（3）鍵盤上有四個LED燈，可以隨音樂節(jié)奏一起閃爍。（4）鍵盤上還單獨配有一個LED燈，可以作為音符高音和低音顯示。14.1.2設(shè)計原理本章所設(shè)計的電子樂器結(jié)構(gòu)圖，如圖14.1所示。14.1.3樂曲硬件演奏電路的層次化設(shè)計方案根據(jù)層次化的設(shè)計思路，可把樂曲硬件演奏電路分為3個模塊，音樂節(jié)拍發(fā)生器NoteTa

bs模塊、音符譯碼電路Tonetaba模塊和數(shù)控分頻模塊(speaker)。下面給出其設(shè)計過程。14.1.3樂曲硬件演奏電路的層次化設(shè)計方案1．音樂節(jié)拍發(fā)生器NoteTabs該模塊利用FPGA的片內(nèi)ROM存放樂曲簡譜真值表，由一個二進制計數(shù)器對樂曲數(shù)據(jù)存儲器ROM進行尋址。該計數(shù)器的計數(shù)頻率為4Hz，每一計數(shù)值的停留時間為0．25秒，即最小節(jié)拍。14.1.3樂曲硬件演奏電路的層次化設(shè)計方案2．音符譯碼電路ToneDabaVDHL程序中僅設(shè)置了《梁祝》樂曲全部音符所對應(yīng)的音符頻率的初始值，共16個，每個音符的停留時間由音樂節(jié)拍發(fā)生器的時鐘頻率決定，在此為4Hz信號，該值中音符的停留時間由音樂節(jié)拍發(fā)生器中的音符數(shù)據(jù)決定，該數(shù)據(jù)重復(fù)的次數(shù)為該音符的節(jié)拍數(shù)。14.1.3樂曲硬件演奏電路的層次化設(shè)計方案3．?dāng)?shù)控分頻模塊(speaker)設(shè)計數(shù)控分頻器對演奏電路的基準頻率進行分頻，得到各個音階對應(yīng)的頻率輸出。數(shù)控分頻瓣模塊由一個初值可變的13位加法計數(shù)器構(gòu)成。該計數(shù)器的模為8192，當(dāng)計數(shù)器計滿時，產(chǎn)生一個進位信號FullSpkS，該信號就是用作發(fā)音的頻率信號。14.1.3樂曲硬件演奏電路的層次化設(shè)計方案14.2

FFT設(shè)計FFT是FastFourierTransform（快速傅立葉變換）的縮寫，是離散傅立葉變換的一種快速算法，用于實現(xiàn)時域到頻域的信號變換，在數(shù)字信號處理的頻譜分析領(lǐng)域具有很重要的意義。14.2.1

FFT的原理對于一個N點有限長序列，其DFT變換可表示為其中，k=0，1，…，N－1。14.2.2基于DspBuilder設(shè)計FFT的方法在這里設(shè)計一個N=8的時間抽取FFT模型。按照第7章的流程，在Simulink中建立一個新模型，如圖14.9所示。1．蝶形運算模塊2．復(fù)數(shù)合成模塊3．復(fù)數(shù)分解模塊14.3SD卡驅(qū)動的設(shè)計

SD卡(SecureDigitalMemoryCard)是基于FLASH存儲介質(zhì)的新一代記憶設(shè)備。具有體積小，容量大，數(shù)據(jù)傳輸快，移動靈活，安全性能好等特點，廣泛地應(yīng)用于數(shù)碼相機、PDA和多媒體播放器等便攜式裝置上。14.3.1SD卡和SPI內(nèi)核簡介SD卡作為一種存儲器件，可以使用SPI的通信模式進行讀寫控制操作。SPI內(nèi)核符合SPI協(xié)議，可以設(shè)置主設(shè)備和從設(shè)備。當(dāng)設(shè)置為主設(shè)備時，可以控制作為從設(shè)備的SD卡。此外，SD卡的SPI控制還有其特殊之處，需要在NiosII內(nèi)核外對SPI信號進行一定的處理才能完全符合SD卡的通信協(xié)議。14.3.2

SD卡與FPGA接口電路由于SD卡的工作電壓為2.7～3.6V，其供電可以直接使用3.3V電源，CS、DI、SCLK、DO等信號的邏輯高電平為3.3V，可以與FPGA的I／O引腳直接相連接，若SD卡與5V系統(tǒng)進行數(shù)據(jù)通信時，需要進行邏輯電平的轉(zhuǎn)換。FPGA提供SPI內(nèi)核，與SD卡接口連接，如圖14.14所示。在SPI模式下，信號CS、DI、SCLK需要在主機端用10k～100k12的上拉電阻。14.3.3硬件系統(tǒng)的SOPC設(shè)計1．創(chuàng)建QuartusⅡ工程2．創(chuàng)建SOPC系統(tǒng)3．建立系統(tǒng)頂層模塊14.3.4系統(tǒng)軟件設(shè)計在本設(shè)計當(dāng)中，將進行的工作有：SD卡的復(fù)位操作、SD卡的初始化操作、將數(shù)據(jù)寫入SD卡的某一個扇區(qū)、從SD卡的某一個扇區(qū)讀出數(shù)據(jù)。1．主程序代碼設(shè)計2．SD卡的復(fù)位操作3．SD卡的初始化操作4．SD卡的寫操作5．SD卡的讀操作14.4小結(jié)本章從三個方面講述了FPGA的應(yīng)用設(shè)計。第一節(jié)通過數(shù)字樂器的設(shè)計介紹了FPGA在基本數(shù)字系統(tǒng)方面的設(shè)