第7章半導(dǎo)體存儲器

1主要內(nèi)容：1.各種半導(dǎo)體存儲器的原理和特點(diǎn)2.存儲器的擴(kuò)展3.用存儲器設(shè)計(jì)組合邏輯電路第七章半導(dǎo)體存儲器27.1概述7.2只讀存儲器（ROM）7.3隨機(jī)讀寫存儲器（RAM）7.4存儲器容量的擴(kuò)展7.5用存儲器實(shí)現(xiàn)組合邏輯3半導(dǎo)體存儲器是一種能存儲大量二值信息的半導(dǎo)體器件。存儲器（Memory）與寄存器（Register）的區(qū)別寄存器內(nèi)部由觸發(fā)器構(gòu)成，存儲容量小。例如1K需要1024個(gè)觸發(fā)器存儲器存儲容量大，例如目前動態(tài)存儲器的容量可達(dá)32G字節(jié)/片，其內(nèi)部結(jié)構(gòu)與寄存器完全不同。7.1概述因?yàn)榘雽?dǎo)體存儲器的存儲單元數(shù)目極其龐大而器件的引腳數(shù)目有限，所以在電路結(jié)構(gòu)上就不可能像寄存器那樣把每個(gè)存儲單元的輸入和輸出直接引出。為了解決這個(gè)矛盾，在存儲器中給每個(gè)存儲單元編了一個(gè)地址，只有被輸入地址代碼指定的那些存儲單元才能與“公共的輸入/輸出引腳”接通，進(jìn)行數(shù)據(jù)的讀出或?qū)懭恕０创嫒」δ芊职粗圃旃に嚪蛛p極型MOS型功耗低，集成度高存儲器的分類只讀存儲器（ROM）：ReadOnlyMemory隨機(jī)存儲器（RAM）：RandomAccessMemory57.1概述7.2只讀存儲器（ROM）7.3隨機(jī)讀寫存儲器（RAM）7.4存儲器容量的擴(kuò)展7.5用存儲器實(shí)現(xiàn)組合邏輯67.2只讀存儲器(ROM)三態(tài)控制地址譯碼存儲矩陣輸出緩沖地址輸入數(shù)據(jù)輸出結(jié)構(gòu)框圖7.2.1掩膜只讀存儲器710101011000111000111101110001001地址譯碼A1A0D0D1D2D3D4D5D6D7輸出緩沖器EN’W0W1W2W3存儲矩陣：由存儲單元排列而成，每個(gè)存儲單元能存放一位二值代碼，每一組存儲單元有一個(gè)對應(yīng)的地址代碼。地址譯碼：將輸入的地址碼進(jìn)行譯碼，在存儲矩陣中找到對應(yīng)的存儲單元，并把其中的數(shù)據(jù)送到輸出緩沖器。輸出緩沖：提高帶負(fù)載能力；實(shí)現(xiàn)三態(tài)控制，便于總線連接。半導(dǎo)體二極管的開關(guān)特性二極管具有單向?qū)щ娦?，在?shù)字電路中表現(xiàn)為一個(gè)受外電壓控制的開關(guān)。外加正向電壓時(shí)，D導(dǎo)通；UD=0，相當(dāng)于一個(gè)閉合的開關(guān)。EDIUDEIU外加反向電壓時(shí)，D截止；I反=0，相當(dāng)于一個(gè)斷開的開關(guān)。EDI反UDEI反U二極管存儲器9二極管與門VCC=5VR=3KD1ABFD2設(shè)：VIL=0V，VIH=3V，二極管正向壓降忽略不計(jì)分析：D1、D2都導(dǎo)通D1導(dǎo)通，D2截止D1截止，D2導(dǎo)通D1、D2都導(dǎo)通若定義1表示高電平，0表示低電平，則得真值表ABF000010100111結(jié)論：該電路實(shí)現(xiàn)了與的關(guān)系，為與門ABF0V0V0V0V3V0V3V0V0V3V3V3VABFVIL：InputLowVotageVIH：InputHighVotage二極管或門設(shè)：VIL=0V，VIH=3V，二極管正向壓降忽略不計(jì)分析：D1、D2都截止D1截止，D2導(dǎo)通D1導(dǎo)通，D2截止D1、D2都導(dǎo)通若定義1表示高電平，0表示低電平，則得真值表ABF000011101111結(jié)論：該電路實(shí)現(xiàn)了或的關(guān)系，為或門ABF0V0V0V0V3V3V3V0V3V3V3V3VRD1ABFD2ABF111.地址譯碼器由二極管與門構(gòu)成二極管存儲器2-4線譯碼器EN’D3D2D1D0d3d2d1d0VCCA1A0地址譯碼存儲矩陣輸出緩沖W0W1W2W311A’1A’02.存儲距陣由二極管或門構(gòu)成EN’D3D2D1D0d3d2d1d0存儲矩陣輸出緩沖W0W1W2W33.輸出緩沖器由三態(tài)門構(gòu)成EN’=0時(shí)，Di=di，EN=1時(shí)，輸出呈高阻態(tài)。EN：EnableA1A0為地址線，W0W1W2W3為字線，D3D2D1D0為位線。在每一個(gè)地址上，存放著一個(gè)四位數(shù)。0111001011011010地址譯碼A1A0D0D1D2D3輸出緩沖器EN’W0W1W2W3地址線字線位線A（Address），W（Word），D（Data）14二極管的位置與數(shù)據(jù)的關(guān)系當(dāng)字線與位線的交叉點(diǎn)上有二極管時(shí)，數(shù)據(jù)為1；無二極管時(shí)，數(shù)據(jù)為0。數(shù)據(jù)存入廠家根據(jù)用戶需要，在有些點(diǎn)做上二極管，有些點(diǎn)不做，就把數(shù)據(jù)存入存儲器了。EN’D3D2D1D0d3d2d1d0存儲矩陣輸出緩沖W0W1W2W315制作工藝：掩膜，光刻特點(diǎn)：由廠家寫入數(shù)據(jù)，不可更改；掉電不丟失數(shù)據(jù)。一個(gè)二極管存放1位信息，故集成度高，可存放大量信息。存儲器容量：所存儲的二進(jìn)制數(shù)的位數(shù)。即字?jǐn)?shù)×（位數(shù)/字）。設(shè)地址線為n條，數(shù)據(jù)線（位線）為m條，則字?jǐn)?shù)=2n，位數(shù)/字=m。存儲容量=字?jǐn)?shù)×位數(shù)/字

=2n×m(bits)。10101011000111000111101110001001地址譯碼A1A0D0D1D2D3D4D5D6D7輸出緩沖器EN’W0W1W2W3上圖中存儲容量=22×8(bits)。D0D1…

Dm-1EN'A0A1…An-1

1K=210=10242K=211=20481M=1K*1K=210*210=22017源極S漏極D柵極GDGS當(dāng)G為高電平時(shí)，開關(guān)導(dǎo)通當(dāng)G為低電平時(shí)，開關(guān)斷開MOS管存儲器MOS管的開關(guān)特性（N溝道MOS管）源：Source漏：Drain柵：GridMOS管存儲器存儲矩陣的工作原理當(dāng)W0=1，W1W2W3=000時(shí)，d3d2d1d0=1010，D3D2D1D0=0101地址譯碼器，存儲矩陣，輸出緩沖器均用N溝道MOS管構(gòu)成故有MOS管的點(diǎn)數(shù)據(jù)為1，無MOS管為0。01011010010011101EN1EN1EN1END3D2D1D0VDDEN’W0W1W2W3d3d2d1d0若字線為0，則其控制的所有NMOS管均截止，對位線無影響；若字線為1，則其控制的所有NMOS管均導(dǎo)通，漏極（di）為低電平，而無NMOS管處，di為高電平；以W0為例等效電阻字線位線VCC原理：所有字線和位線間接有帶熔斷絲的三極管熔斷絲不熔斷，相當(dāng)于有二極管熔斷絲熔斷，相當(dāng)于無二極管出廠的PROM熔斷絲均未熔斷，即每個(gè)單元存儲的都是1。用戶可根據(jù)需要，借助一定的編程工具，將某些存儲單元上的熔絲用大電流燒斷，該單元存儲的內(nèi)容就變?yōu)?，此過程稱為編程。7.2.2可編程只讀存儲器（PROM）PROM特點(diǎn)：由用戶一次性寫入數(shù)據(jù)，不能修改，只能讀出。

掉電不丟失數(shù)據(jù)。d3d2d1d0W0W1W2W3熔絲燒斷后不能再接上，故PROM只能進(jìn)行一次編程。20當(dāng)W0=1時(shí)，d3和地之間是斷開的，d3=1，D3=0；d2和地之間是接通的，d2=0，D2=1；如果在W和D之間接上一個(gè)特殊的MOS管，用戶可以控制其和地之間的通斷，實(shí)現(xiàn)數(shù)據(jù)1、0的存儲，并且其通斷是可以重復(fù)設(shè)置的，則解決了擦除、重寫的問題。7.2.3可擦可編程只讀存儲器問題：為什么有MOS管的位置相等于存1，無MOS管的位置相當(dāng)于存0？1EN1EN1EN1END3D2D1D0VDDEN’W0W1W2W3d3d2d1d0等效電阻211EN1EN1EN1END3D2D1D0VDDEN’W0W1W2W3每個(gè)節(jié)點(diǎn)上都有MOS管，若使其全部截止，則數(shù)據(jù)全為0。在需要寫1的位置，使管子導(dǎo)通，則數(shù)據(jù)為1；不需要寫1的位置，使管子保持截止，則數(shù)據(jù)為0。三種可擦除可編程ROMEEPROM：電擦除ROMEPROM：紫外線擦除ROMFLASH：閃存ROM22一、EPROM總體結(jié)構(gòu)與掩膜ROM一樣，不同之處在于存儲單元，即字線與位線上接的器件是疊柵MOS管(SIMOS)且每個(gè)節(jié)點(diǎn)上都有管子。D3D2D1D0VDDW0W1W2W3如圖所示，出廠時(shí)，所有管子都是導(dǎo)通的，所有數(shù)據(jù)全為0疊柵注入MOS管(SIMOS)結(jié)構(gòu)漏極源極控制柵，有電極浮柵，無電極N溝道SIMOS管襯底襯底：P型半導(dǎo)體中有大量帶正電荷的空穴和少量帶負(fù)電荷的自由電子；漏區(qū)：N型半導(dǎo)體中有大量自由電子和少量空穴。P型半導(dǎo)體和N型半導(dǎo)體交界處形成PN結(jié)。源區(qū)漏區(qū)源：Source漏：Drain柵：Grid氧化層24PDSNNGC控制柵①信息存儲原理若浮柵上無電子，則在GC上加正電壓，襯底表面將感應(yīng)出大量電子，形成導(dǎo)電溝道，DS間可導(dǎo)通，對應(yīng)數(shù)據(jù)0若浮柵上有電子，則在GC上加正電壓，由于該電壓與浮柵上的電子有抵消作用，故襯底表面將感應(yīng)出少量電子，不能形成導(dǎo)電溝道，DS間不可導(dǎo)通，對應(yīng)數(shù)據(jù)1PDSNNGC控制柵++初始狀態(tài)，浮柵上都沒有電子，所有數(shù)據(jù)全為025

②怎樣在浮柵上注入電子(寫入信息)在DS間加高電壓（如25V），使漏極與襯底之間的PN結(jié)產(chǎn)生雪崩擊穿，產(chǎn)生大量的高能自由電子。同時(shí)在控制柵上加正高壓脈沖（25V，50ms），在此強(qiáng)電場的作用下，電子穿過很薄的SiO2，堆積到浮柵上。③怎樣去掉浮柵上的電子(擦除信息)紫外線照射10～30分鐘，浮柵上的電子獲得能量，返回PN結(jié)。PDSNGC+-+VGG

N將DS間高壓撤掉后，電子沒有放電通道，只能待在浮柵上，70％以上的電荷能保存10年以上。為方便照射，芯片的封裝外殼裝有透明的石英蓋板，平時(shí)應(yīng)封上以免日光照射使信息丟失。

PDSNGC

N26用紫外線燈照射使所有存儲管的浮柵電子逃逸。數(shù)據(jù)擦除需在專用的擦除器上擦除D3D2D1D0VDDW0W1W2W3擦除過程：特點(diǎn)：一次全部擦除，所有存儲單元全部擦成0。在存1的存儲單元寫1，即向?qū)?yīng)存儲管浮柵注入電子根據(jù)存儲單元電路結(jié)構(gòu)，寫入時(shí)要一個(gè)字一個(gè)字的寫，較慢。數(shù)據(jù)寫入需在專用的編程器上完成D3D2D1D0VDDW0W1W2W3②25V，50ms，吸引電子①+25V，擊穿①+25V，擊穿寫入過程：①在要寫1的位線上加25V電壓，促使雪崩擊穿；②在字線上加高壓脈沖，吸引電子到浮柵上。例：W0=1010；28EPROM特點(diǎn)：可擦除，用紫外線擦除器擦除（20~30分鐘），全部擦成0?？蓪懭?，用專用編程器寫入，一個(gè)字一個(gè)字寫入，速度較慢。正常工作時(shí)可隨機(jī)讀，但不能寫。掉電不丟失數(shù)據(jù)。29Intel公司的2716芯片（2K×8位=16K位EPROM）VPPVCC功能表VPP編程電源端，對應(yīng)漏極PD/PGM低功耗編程控制端，對應(yīng)控制柵極2732A（4K×8） 2764（8K×8）27128（16K×8） 27256（32K×8）CS’

即輸出緩沖器使能端字線Wi二、E2PROM用電氣方法擦除和編程的只讀存儲器。存儲單元采用浮柵隧道氧化層MOS管（Flotox管）寫入的數(shù)據(jù)在常溫下至少可以保存十年，擦除/寫入次數(shù)為１萬次～10萬次。保護(hù)管Flotox管出廠時(shí)，每個(gè)管子浮柵上都有電子31Flotox管的結(jié)構(gòu)和符號GCPDSNN浮柵和漏區(qū)有部分重疊區(qū)，故漏區(qū)中的自由電子可以到達(dá)浮柵。重疊區(qū)的氧化層非常薄，稱為隧道區(qū)。當(dāng)GC與D之間加高壓時(shí)(可正可負(fù))，薄氧化層被擊穿，形成導(dǎo)電隧道，漏區(qū)自由電子可以到達(dá)浮柵(GCD間加正電壓)，浮柵自由電子也可以到達(dá)漏區(qū)(GCD間負(fù)電壓)，因此寫入和擦除都可以通過電信號來實(shí)現(xiàn)。-++-工作原理：32如此一來，為了提高擦、寫可靠性，保護(hù)隧道區(qū)超薄氧化層，F(xiàn)lotox管作存儲單元時(shí)，需附加一普通MOS管。Flotox管要求隧道區(qū)面積很小以便使隧道電容小，能夠分得較大電壓擊穿隧道區(qū)因此EEPROM的缺點(diǎn)是集成度收到限制。（2個(gè)管存放1位信息，是EPROM的2倍）GcDCfDCcfVGD字線Wi33向所有存儲管浮柵注入電子，即所有存儲單元全部擦成1。根據(jù)存儲單元電路結(jié)構(gòu)，擦除時(shí)要一個(gè)字一個(gè)字的擦。較慢。在字線加20V脈沖（通過地址譯碼），以使V2導(dǎo)通。在位線加0V電壓，在控制柵加20V脈沖，電子通過隧道區(qū)被吸引到浮柵。擦除過程：0V20V，10ms20V，10ms吸引電子到浮柵字線Wi34寫入過程：在需存0的存儲單元寫0，即使對應(yīng)存儲管浮柵放電。根據(jù)存儲單元電路結(jié)構(gòu)：寫入時(shí)也要一個(gè)字一個(gè)字的寫。較慢。由于擦除和寫入時(shí)需要加高電壓脈沖，而且擦、寫時(shí)間仍較長（10ms脈沖，且要一個(gè)字一個(gè)字擦寫），所以在正常工作狀態(tài)下，仍然只能工作在讀出狀態(tài)，作ROM使用。在字線加20V脈沖（通過地址譯碼），以使V2導(dǎo)通。在控制柵加0V電壓，在需要寫0的位線加20V脈沖，電子通過隧道區(qū)離開浮柵。0V20V，10ms20V，10ms吸引電子離開浮柵字線Wi35EEPROM特點(diǎn)：可電擦除，可寫入，一般是在專用編程器上進(jìn)行擦除寫入。也可以實(shí)現(xiàn)在系統(tǒng)編程，即在工作電路板上進(jìn)行擦除寫入，但是需要在停止工作的情況下進(jìn)行擦除和寫入。擦除和寫入都需要一個(gè)字一個(gè)字地進(jìn)行。擦除時(shí)把整片數(shù)據(jù)全擦除，然后再重新整片寫入。正常工作時(shí)只能讀（隨機(jī)讀），但不能寫。掉電不丟失數(shù)據(jù)。Intel公司的兩種EEPROM芯片：2816 E2PROM芯片

2K×8；2817A E2PROM芯片2K×8；367.2.4快閃存儲器（Flash）結(jié)合了EPROM和EEPROM的優(yōu)點(diǎn)：采用單管結(jié)構(gòu)用電信號擦除存儲管與EPROM中的疊柵MOS管結(jié)構(gòu)相似，同時(shí)保留了EEPROM用隧道效應(yīng)擦除的快捷特性。結(jié)構(gòu)特點(diǎn)：電子從浮柵上逃逸的隧道區(qū)在源區(qū)和浮柵之間。浮柵和襯底間氧化層很薄，浮柵與源區(qū)重疊部分面積很小。出廠時(shí)，所有的浮柵都沒有電子37寫入過程：利用雪崩注入方式充電（與EPROM相似），在存1的存儲單元寫1，即使有關(guān)存儲管浮柵充電在DS間加高電壓（6V），使PN結(jié)產(chǎn)生雪崩擊穿，產(chǎn)生大量的高能自由電子。同時(shí)在控制柵上加正高壓脈沖（12V，10us），將電子吸引到到浮柵上。根據(jù)存儲單元電路結(jié)構(gòu)：寫入時(shí)也要一個(gè)字一個(gè)字的寫。較慢。+-6V擊穿0V12V，10us，吸引電子Wi位線38擦除過程：利用隧道效應(yīng)放電（與E2PROM相似），擦成0。根據(jù)存儲單元電路結(jié)構(gòu)：擦除時(shí)可使字線為0的存儲單元同時(shí)被擦除，存儲單元?jiǎng)澐殖蓭讉€(gè)區(qū)，每次擦一個(gè)區(qū)，擦除速度快。0V在源極加正脈沖，控制柵接0V，電子通過隧道離開浮柵。0V12V，100ms吸引電子離開浮柵Wi位線39Flash特點(diǎn)：擦、寫不需要在專用編程器上進(jìn)行，擦寫控制電路集成在存儲芯片內(nèi)。通過升壓電路將工作電壓升高至編程電壓值，以進(jìn)行擦、寫。一般是在停止工作的情況下進(jìn)行擦除和寫入。擦除以塊為單位，寫入以字為單位。正常工作時(shí)只能讀（隨機(jī)讀），但不能隨機(jī)寫。掉電不丟失數(shù)據(jù)。由于浮置柵下面的氧化層極薄，經(jīng)過多次編程以后可能發(fā)生損壞，所以目前快閃存儲器的編程次數(shù)是有限的，一般在10000-100000次之間。隨著制造工藝的改進(jìn)，可編程的次數(shù)有望進(jìn)一步增加。40Flash存儲器的應(yīng)用FlashMemory又分為NORFlash和NANDFlash，前者地址線和數(shù)據(jù)線分開，使用簡單，速度快，可做手機(jī)內(nèi)存，但容量?。缓笳叩刂肪€和數(shù)據(jù)線共用，但使用復(fù)雜，速度慢，但容量大同學(xué)們可自行上網(wǎng)查閱有關(guān)介紹。自從20世紀(jì)80年代末Flash儲器問世以來，便以其高集成度、大容量、低成本和使用方便等優(yōu)點(diǎn)而引起普遍關(guān)注。應(yīng)用領(lǐng)域迅速擴(kuò)展，它不僅取代了從前普遍使用的軟磁盤。而且有可能在不久的將來成為較大容量磁性存儲器(例如PC機(jī)中的硬磁盤)的替代產(chǎn)品。目前使用的U盤，數(shù)碼產(chǎn)品中的存儲卡均為Flash。417.1概述7.2只讀存儲器（ROM）7.3隨機(jī)讀寫存儲器（RAM）7.4存儲器容量的擴(kuò)展7.5用存儲器實(shí)現(xiàn)組合邏輯42特點(diǎn)：在工作時(shí)可以隨時(shí)從任何一個(gè)指定地址讀出數(shù)據(jù)，也可以隨時(shí)將數(shù)據(jù)寫入任何一個(gè)指定的存儲單元中去。（在任意時(shí)刻對任意地址快速讀或者寫）掉電丟失數(shù)據(jù)。7.3隨機(jī)存取存儲器RAMRAM：RandomAccessMemory，也稱為隨機(jī)讀寫存儲器。RAM靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）437.3.1靜態(tài)RAM（StaticRAM）一、SRAM的結(jié)構(gòu)和工作原理結(jié)構(gòu)框圖行地址譯碼存儲矩陣讀寫控制電路列地址譯碼A1AiAi+1An+1……I/OR/W'CS'存儲矩陣中的存儲單元按行列結(jié)構(gòu)排列；由行地址譯碼器和列地址譯碼器分別選中行線和列線，則可選中一組存儲單元；讀寫控制電路控制數(shù)據(jù)的讀出和寫入。當(dāng)R/W'=1時(shí)讀出當(dāng)R/W'=0時(shí)寫入與ROM不同之處在于輸出緩沖器部分改為讀寫控制器，數(shù)據(jù)線是雙向的。另外地址譯碼分為行地址譯碼和列地址譯碼。I/O（Input/Output），R/W（Read/Write），CS（ChipSelect）1024×4位RAM(2114)結(jié)構(gòu)圖★行線Xi列線Yi45存儲容量210字×4位/字=1024×4=4096bR/W'=1，輸入一組地址碼，則相應(yīng)存儲單元中的數(shù)據(jù)從I/O3~I/O0被讀出。R/W'=0，輸入一組地址碼，則相應(yīng)存儲單元中的數(shù)據(jù)從I/O3~I/O0被寫入。CS'=0時(shí)，選中該片符號I/O0I/O1I/O2I/O3CS'R/W′A0A1A92114…CS'=1時(shí)，未選中該片，數(shù)據(jù)不能讀出或?qū)懭?，I/O端呈高阻態(tài)。二、SRAM的靜態(tài)存儲單元1.NMOS型靜態(tài)存儲單元T5、T6是存儲單元的門控管，由行線Xi控制；T7、T8是一大列存儲單元共用的門控管，由列線Yj控制；T1~T4構(gòu)成SR鎖存器，Q、Q'互相保持；當(dāng)Xi=1，Yj=1時(shí)，T5~T8均導(dǎo)通；CS'=0時(shí)，G1、G2打開。&&XiYjVDDT3T1T2T4T5T6T8T7BjB'jI/OR/W'CS'QQ'A1A3A2G1G2寫讀VDDQQ'RR1047讀出：R/W'=1，A1

導(dǎo)通，A2、A3斷開數(shù)據(jù)輸出I/O=Bj=Q掉電時(shí)，整個(gè)電路無法工作，數(shù)據(jù)全部丟失。CS'=1時(shí)，A1、A2、A3斷開，數(shù)據(jù)不能讀或?qū)?，I/O端呈高阻態(tài)。寫入：R/W'=0，A2、A3導(dǎo)通，A1

斷開數(shù)據(jù)輸入Q=Bj=I/O；Q'=Bj=I/O'并保持&&XiYjVDDT3T1T2T4T5T6T8T7BjB'jI/OR/W'CS'QQ'A1A3A2G1G2寫讀1（0）0（1）2.CMOS型、雙極性靜態(tài)存儲單元功耗低，可由備用電池供電保存數(shù)據(jù)，缺點(diǎn)是制造工藝復(fù)雜。速度快，但功耗大。常用的靜態(tài)RAM有以下幾種型號容量21141K×4位61162K×8位62648K×8位靜態(tài)存儲單元NMOS六管CMOS六管BJT管49讀寫控制用兩條線507.3.2動態(tài)隨機(jī)存儲器DRAM（DynamicRAM）靜態(tài)RAM的缺點(diǎn)：管子多，功耗大，集成度低

優(yōu)點(diǎn)：速度快，使用方便（不用刷新）動態(tài)RAM利用MOS管柵極電容的電荷存儲效應(yīng)存儲信息，需要定期給電容補(bǔ)充電荷，即刷新。以單管為例介紹動態(tài)存儲單元四管三管單管51工作原理寫入：X=1，T導(dǎo)通，位線B上的數(shù)據(jù)經(jīng)過T存入CS（充電）。

T斷開后，Cs無放電通道，數(shù)據(jù)保持。讀出：X=1，T導(dǎo)通，Q與B接通，若Q=0，則B=0，若Q=1，則CS對CB充電。但充電后的高電平會降低很多，為破壞性讀出。故需讀出放大器放大。且讀出后需刷新（給CS補(bǔ)充電荷，恢復(fù)vCS）。字線XT位線BQCSCBCS為存儲電容，CB為分布電容，CB>>CS，DRAM中的刷新操作是通過按行依次執(zhí)行一次讀操作來實(shí)現(xiàn)的。例：1/50*5V=0.1V52單管存儲單元是目前所有大容量DRAM首選的存儲單元，結(jié)構(gòu)簡單，但需要在每根位線上配置靈敏恢復(fù)/讀出放大器。大容量的存儲器因?yàn)榈刂肪€很多，都要解決器件管腳問題，DRAM行地址和列地址是分時(shí)輸入的。另外數(shù)據(jù)讀寫也有串行并行之分。電路結(jié)構(gòu)集成度速度控制電路方便程度動態(tài)存儲單元簡單高慢復(fù)雜差靜態(tài)存儲單元復(fù)雜低快簡單好53存儲器應(yīng)用ROM的應(yīng)用：存放固定的數(shù)據(jù)或程序。用于存儲專用程序。如電腦的BIOS程序、單片機(jī)中用戶調(diào)試好的程序。用于存儲固定的數(shù)據(jù)表格。用于存放波形數(shù)據(jù)產(chǎn)生固定的波形。SRAM

速度快、容量小，用于PC機(jī)的緩存、單片機(jī)外擴(kuò)數(shù)據(jù)存儲器。DRAM

速度慢、容量大，用于PC機(jī)主存。RAM的應(yīng)用：用作可隨機(jī)讀寫的數(shù)據(jù)存儲器。547.1概述7.2只讀存儲器（ROM）7.3隨機(jī)讀寫存儲器（RAM）7.4存儲器容量的擴(kuò)展7.5用存儲器實(shí)現(xiàn)組合邏輯設(shè)地址線為n條，數(shù)據(jù)線為m條，則字?jǐn)?shù)=2n，位數(shù)/字=m。存儲容量的含義：能存儲多少位二進(jìn)制數(shù)。存儲器容量的表示方法：容量=字?jǐn)?shù)×位數(shù)/字存儲容量=2n×m（bits）7.4存儲器容量的擴(kuò)展采用多片級聯(lián)可擴(kuò)展ROM和RAM的存儲容量，兩者的擴(kuò)展方法相同。以RAM為例介紹容量擴(kuò)展的方法。0111001011011010A1A0D0D1D2D3輸出緩沖器EN’W0W1W2W3地址譯碼地址線字線位線（或數(shù)據(jù)線）例：將2片2114（1024×4位）擴(kuò)展成1024×8位的RAM7.4.1.位擴(kuò)展方式（數(shù)據(jù)線擴(kuò)展）方法：將兩片存儲器的地址線，讀寫線，片選線對應(yīng)并接即可?！?111001011011010A1A0I/O3讀寫控制器EN’W0W1W2W3地址譯碼R/WI/O0I/O2I/O1I/O0I/O1I/O2I/O3RAMCS'A0A1…A9

R/W'位擴(kuò)展位擴(kuò)展…I/O0I/O1I/O2I/O3A0A1…A9CS'R/W'對同一地址進(jìn)行讀寫操作，一次讀寫8位I/O0I/O1I/O2I/O32114（1）CS'A0A1…A9

R/W'I/O0I/O1I/O2I/O32114（2）I/O4I/O5I/O6I/O7A0A1…A9

…CS'R/W'7.4.2字?jǐn)U展方式（地址擴(kuò)展）0111001011011010A1A0I/O3讀寫控制器EN’W0W1W2W3地址譯碼R/WI/O0I/O2I/O1字?jǐn)U展地址擴(kuò)展增加字?jǐn)?shù)必須增加地址，故字?jǐn)U展即地址擴(kuò)展。I/O0I/O1I/O2I/O3RAMCS'A0A1…A9

R/W'地址擴(kuò)展思路：在原有地址線的基礎(chǔ)上增加高位地址，高位地址控制選中不同的芯片，故可利用片選端，進(jìn)行控制。59例：將4片2114(1024×4位)擴(kuò)展成4096×4位的RAM方法：將數(shù)據(jù)線，R/W'對應(yīng)并接；將原地址線對應(yīng)并接，作低位地址線；高位地址線通過譯碼器接片選端?！镌O(shè)計(jì)思路：(1)訪問4096個(gè)單元，必然有12根地址線；(2)訪問RAM2114，只需10根地址線，余2根地址線；(3)設(shè)法用剩余的2根地址線去控制4個(gè)2114的片選端。60A0A1…A9

…I/O0I/O1I/O2I/O32114（1）CS'R/W'I/O0I/O1I/O2I/O3A0A1…A9

…I/O0I/O1I/O2I/O32114（2）CS'R/W'A0A1…A9

…I/O0I/O1I/O2I/O32114（4）CS'R/W'…A0A1…A9

R/W'Y'0Y'1Y'2Y'3A10A11A0A12-4線譯碼器數(shù)據(jù)線對應(yīng)并接地址線對應(yīng)并接高位地址線通過譯碼器接片選端。R/W'對應(yīng)并接；61分析：A11A10A9A8A7A6A5A4A3A2A1A0對應(yīng)的存儲單元選中芯片0000000000000000（1）0000000000010001………………00111111111110230100000000001024（2）0100000000011025………………01111111111120471000000000002048（3）1000000000012049………………10111111111130711100000000003072（4）1100000000013073………………111111111111409562字和位都擴(kuò)展方式例：1024×4→4096×8①先進(jìn)行位擴(kuò)展，將兩片1024×4擴(kuò)展成1024×8②再進(jìn)行字?jǐn)U展，將四個(gè)1024×8擴(kuò)展成4096×863存儲器應(yīng)用舉例：單片機(jī)中的程序存儲器EPROM2764的存儲容量：213*8bit，8片字?jǐn)U展至216*8bit。27640地址范圍：0000000000000000~00011111111111110000H~1FFFH27641地址范圍：0010000000000000~00111111111111112000H~3FFFH……EPROM27648K*8bits低位地址低位地址高位地址單片機(jī)647.1概述7.2只讀存儲器（ROM）7.3隨機(jī)讀寫存儲器（RAM）7.4存儲器容量的擴(kuò)展7.5用存儲器實(shí)現(xiàn)組合邏輯在存儲器中寫入適當(dāng)?shù)臄?shù)據(jù)，可實(shí)現(xiàn)一定的組合邏輯關(guān)系。7.5用存儲器實(shí)現(xiàn)組合邏輯用存儲器設(shè)計(jì)組合電路的根本原因在于：①任一邏輯函數(shù)均可表示為最小項(xiàng)之和的形式。②地址譯碼器的輸出是地址變量的全部最小項(xiàng)，存儲矩陣的輸出是若干最小項(xiàng)之和。③數(shù)據(jù)線是地址變量的函數(shù)。④地址端接輸入、數(shù)據(jù)端接輸出，在存儲器中寫入適當(dāng)?shù)臄?shù)據(jù)，可以實(shí)現(xiàn)任意的組合邏輯函數(shù)。地址譯碼器（與門）存儲矩陣（或門）輸出緩沖器地址數(shù)據(jù)An-1…A0全部最小項(xiàng)最小項(xiàng)之和Dm-1…D0Dm-1…D1D0輸入輸出An-1…A1A066EN’D3D2D1D0d3d2d1d0VCCA1A0地址譯碼存儲矩陣輸出緩沖W0W1W2W311A’1A’0W0=A'1A'0W1=A'1A0W2=A1A'0W3=A1A0D3=A'1A0+A1A0D2=A'1A'0+A1A'0+A1A0D1=A'1A0+A1A0D0=A'1A'0+A'1A0顯然，Di是A1、A0的函數(shù)改變二極管的位置可以改變函數(shù)關(guān)系。67方法：列出“真值表”或?qū)懗鲚敵龅摹白钚№?xiàng)之和表達(dá)式”；將組合電路的輸入接存儲器的地址端，輸出接數(shù)據(jù)端；根據(jù)真值表或者表達(dá)式，確定存儲矩陣中二極管位置（畫出存儲矩陣的點(diǎn)陣圖）。Dm-1…D1D0輸入輸出An-1…A1A0EN’D3D2D1D0d3d2d1d0A1A0W0W1W2W32-4線譯碼例：用掩膜ROM設(shè)計(jì)半加器。已知：S=A'B+AB'Co=AB將AB分別接A1A0，S和Co分別接D3D2；ABSCo令D3=A'1A0+A1A'0

=W1+W2即在圓圈處做上二極管解：為簡化做題，常用標(biāo)點(diǎn)的方式表示二極管D2=A1A0=W369例7.5.2試用ROM產(chǎn)生如下的一組多輸出邏輯函數(shù)。解：電路要求4位輸入，4位輸出，故選用4位地址線，4位(或4位以上)數(shù)據(jù)線的ROM。將邏輯式化為最小項(xiàng)之和的形式70ABCDD3(Y4)D0(Y1)A3A2A1A0W0W1…W154-16線譯碼器1EN1ENEN…畫出存儲矩陣的連接圖（有二極管表示1）將ABCD輸入接地址端A3A2A1A0，輸出Y1Y2Y3Y4接數(shù)據(jù)端D0D1D2D3；例：在D0與W2、W3、W6、W7的交叉處畫上點(diǎn)，表示有二極管。71例7.5.1試用ROM設(shè)計(jì)一個(gè)八段字符顯示譯碼器，已知真值表如下輸入輸出字形DCBAabcdefgh0000111111010000101100001100101101101120011111100113010001100111401011011011150110101111116011111100001710001111111181001111101119101011111010a101100111110b110000011010c110101111010d111011011110e111110001110f解：電路要求4位輸入，8位輸出，故選用4位地址線，8位(或8位以上)數(shù)據(jù)線的ROM。①用掩模ROM實(shí)現(xiàn)A3A2A1A0W0W1…W154-16線譯碼器1EN1ENEN’…D0D7DCBA將輸入DCBA接地址A3~A0，輸出a~h接數(shù)據(jù)D0~D7；畫出存儲矩陣的連接圖（有二極管表示0）(a)(h)72輸入輸出字形DCBAabcdefgh0000111111010000101100001100101101101120011111100113