第九章多同道緩沖串口

一、概述1、DSP增強型外設(shè)多通道緩沖串口McBSP主機接口HPI直接存儲器訪問DMA2、McBSP的基本特點McBSP設(shè)計是基于TMS320C2X、C20X、C5X、C54X的標準串口上擴展的，McBSP提供：全速雙工通信雙緩存發(fā)送和三緩存接收數(shù)據(jù)寄存器，以支持連續(xù)傳送收和發(fā)使用獨立的幀和比特時鐘與串行ADC/DAC的無縫接口外部變速時鐘發(fā)生器，內(nèi)部可編程時鐘發(fā)生器McBSP的基本特點直接多種工業(yè)格式接口多通道收發(fā)，通道數(shù)達128字寬可選：8,12,16,20,24,and32bitsU-LawandA-Law壓縮與擴展8位傳輸時可選先傳：LSBorMSB幀信號與時鐘信號極性可編程McBSP的基本特點TMS320C54xDSPReferenceSetVolume5:EnhancedPeripherals23、McBSP的結(jié)構(gòu)圖4、McBSP的工作流程McBSP與外設(shè)進行數(shù)據(jù)傳輸是通過（DX）腳來發(fā)送，（RX）腳來接收，通信的時鐘與幀信號是由CLKX,CLKR,FSX,andFSR腳來控制。DSP的CPU或DMA從數(shù)據(jù)接收寄存器（DRR[1，2]）讀取接收數(shù)據(jù)，發(fā)送時向數(shù)據(jù)發(fā)送寄存器(DXR[1,2])寫數(shù)據(jù)。2是否使用看傳輸數(shù)據(jù)位數(shù)。McBSP的工作流程數(shù)據(jù)寫入(DXR[1,2])后通過傳輸移位寄存器(XSR[1,2])移位輸出到DX上，同樣，從DR上接收的數(shù)據(jù)移位存儲到接收移位寄存器(RSR[1,2])并拷貝到接收緩存寄存器(RBR[1,2])，然后，再由(RBR[1,2])拷貝到DRR[1,2]，DRR[1,2]就可以由CPU或DMA來讀出。多級寄存器允許在通信時內(nèi)部和外部數(shù)據(jù)同時傳輸。C54XX對McBSP的控制由16位的控制寄存器實現(xiàn)。7、McBSP的中斷和DMA事件二、McBSP的基本配置1、寄存器概況寄存器類型通用控制寄存器SPSA,SPCR1，SPCR2，PCR；接收和發(fā)送通道寄存器RCR1，RCR2，XCR1，XCR2；時鐘控制寄存器SRGR1，SRGR2；多通道控制寄存器（略）；McBSP的的控制寄存器的地址和名稱TMS320C54xDSPReferenceSetVolume5:EnhancedPeripherals2-5McBSP的的控制寄存器的地址和名稱TMS320C54xDSPReferenceSetVolume5:EnhancedPeripherals2-52、串口子地址寄存器（SPSA）同一個串口，其不同寄存器具有相同的地址，但具有不同的子地址。串口的子地址寄存器SPSA用于控制用戶訪問的具體控制寄存器，即用戶在訪問某個寄存器之前，要先設(shè)置子地址寄存器SPSA比如，訪問McBSP0的PCR寄存器，首先設(shè)置SPSA=0x000E，然后訪問數(shù)據(jù)空間0x00392、串口控制寄存器1的詳細說明（SPCR1）

SPCR1設(shè)置McBSP串口的數(shù)字環(huán)回模式、接收符號擴展和校驗?zāi)Ｊ?、ClockStop模式、DX是否允許、A-bis模式、接收中斷模式等，并給出接收同步錯誤、接收移位寄存器(RSR[1,2])空、接收準備好等狀態(tài)。此外可以進行接收復(fù)位。3、串口控制寄存器2的詳細說明（SPCR2）

SPCR2設(shè)置McBSP自由運行模式、SOFT模式、發(fā)送中斷模式，并給出發(fā)送同步錯誤、發(fā)送移位寄存器(XSR[1,2])空、發(fā)送準備好等狀態(tài)。此外可以進行發(fā)送復(fù)位、采樣率發(fā)生器復(fù)位、幀同步發(fā)生電路復(fù)位。4、引腳控制寄存器的詳細說明（PCR）

PCR設(shè)置McBSP傳輸幀同步模式、接收幀同步模式、發(fā)送時鐘模式、接收時鐘模式、發(fā)送幀同步信號的極性、接收幀同步信號的極性、發(fā)送時鐘極性、接收時鐘極性，并給出CLKS、DX、DR腳的狀態(tài)。此外PCR還定義發(fā)送和接收部分在復(fù)位時相應(yīng)引腳是否配置為通用I/O。5、接收控制寄存器1（RCR1）說明

RCR1設(shè)置McBSP接收時第一相（FIRSTPHASE）的接收幀長度（從1個字到128個字、接收字長度（8、12、16、20、24、32bits）。6、接收控制寄存器2（RCR2）說明RCR2設(shè)置McBSP接收時是否允許第二相（RPHASE=1）。如果允許，設(shè)置McBSP接收時第二相的接收幀長度（從1個字到128個字、接收字長度（8、12、16、20、24、32bits）。此外，RCR2設(shè)置McBSP接收時的接收壓縮模式、接收同步幀忽略模式、接收數(shù)據(jù)延遲。7、發(fā)送控制寄存器1（XCR1）說明

XCR1設(shè)置McBSP發(fā)送時第一相（FIRSTPHASE）的發(fā)送幀長度（從1個字到128個字、發(fā)送字長度（8、12、16、20、24、32bits）。8、發(fā)送控制寄存器2（XCR2）說明

XCR2設(shè)置McBSP發(fā)送時是否允許第二相（XPHASE=1）。如果允許，設(shè)置McBSP時第二相的發(fā)送幀長度（從1個字到128個字、發(fā)送字長度（8、12、16、20、24、32bits）。此外，XCR2設(shè)置McBSP發(fā)送時的發(fā)送壓縮模式、發(fā)送同步幀忽略模式、發(fā)送數(shù)據(jù)延遲。9、時鐘和幀同步來源TMS320C54xDSPReferenceSetVolume5:EnhancedPeripherals

57我們把用于控制發(fā)送和接收的時鐘稱為內(nèi)部時鐘或者工作時鐘，這個時鐘來源有兩個，一個是外部管腳，一個是內(nèi)部采樣率發(fā)生器。各種其他模塊用于控制選擇外部時鐘或者采樣率生成器時鐘作為工作時鐘，以及這些時鐘的有效極性。10、采樣率發(fā)生器控制寄存器（SRGR1）

采樣率發(fā)生器寄存器1（SRGR1）設(shè)置幀正脈沖寬度（必須小于WDLEN指出的字的長度）和數(shù)據(jù)位時鐘分頻（CLKG與輸入CLK頻率之比，約定值為1）。11、采樣率發(fā)生器控制寄存器（SRGR2）

采樣率發(fā)生器寄存器2（SRGR2）設(shè)置采樣率發(fā)生器時鐘同步模式、CLKS的極性、采樣率發(fā)生器輸入時鐘選擇、幀周期分頻。三、幀和時鐘產(chǎn)生1、系統(tǒng)框圖TMS320C54xDSPReferenceSetVolume5:EnhancedPeripherals57串口工作需要幀同步和比特時鐘信號，這兩個信號的來源可以是外部管腳輸入，也可以是內(nèi)部采樣率生成器產(chǎn)生，對于后者，此時外部管腳可能是一個時鐘輸出管腳2、內(nèi)部時鐘時序真正用于發(fā)生和接收的幀同步和比特時鐘我們叫做internalCLKR，internalFSR，internalCLKX，internalFSX對于內(nèi)部時鐘同數(shù)據(jù)關(guān)系滿足如圖要求1）比特時鐘上升沿對齊幀同步，下降沿采樣幀同步2）幀同步高電平有效，長度無所謂3）比特時鐘上升沿對齊數(shù)據(jù)，下降沿采樣數(shù)據(jù)3、工作幀同步和比特時鐘來源對于發(fā)送通道，可以是外部管腳，也可以是內(nèi)部采樣率生成器對于接收通道，可以是外部管腳，也可以是內(nèi)部采樣率生成器，工作在DLB模式時，則來源于發(fā)送通道工作幀同步和工作時鐘4、采樣率生成器采樣率發(fā)生器采樣率發(fā)生器由兩級分頻電路產(chǎn)生數(shù)據(jù)移位時鐘(CLKG)和幀信號(FSG）。如果選擇內(nèi)部采樣率發(fā)生器，這兩個McBSP片內(nèi)信號CLKG和FSG被用作收發(fā)工作時鐘（CLKR/X）和工作幀時鐘（FSR/X）。采樣率發(fā)生器的輸入時鐘可以是CPU時鐘或外部時鐘（CLKS），受（SRGR2）的CLKSM位控制。采樣率發(fā)生器采樣率發(fā)生器的三級分頻分別是：數(shù)據(jù)位時鐘分頻(CLKGDV)

幀周期分頻(FPER)

幀脈沖寬度分頻(FWID）采樣率發(fā)生器的工作模式由采樣率發(fā)生器控制寄存器SRGR1和SRGR2控制。5、幀和時鐘極性操作幀和時鐘極性操作用于控制接收和發(fā)送的幀同步和時鐘有內(nèi)部的概念，就是真實的工作幀同步和時鐘。數(shù)據(jù)在工作時鐘的上升沿產(chǎn)生，下降延采樣。工作幀同步是高電平有效，其上升沿同工作比特時鐘上升沿對齊。工作幀同步和時鐘來源可以是外部管腳FSR/X和CLKX/R得到，也可以是采樣率生成器得到。幀和時鐘極性操作外部引腳產(chǎn)生工作幀同步和時鐘可能會有極性問題。這時，通過CLK(R/X)P，PFS(R/X)P來調(diào)整，使之滿足工作幀同步和時鐘的極性要求。采樣率生成器產(chǎn)生的輸出工作幀同步和時鐘肯定是滿足極性要求的，即：數(shù)據(jù)在工作時鐘的上升沿產(chǎn)生，下降沿采樣，工作幀同步是高電平有效。幀和時鐘極性操作使用管腳CLKS作為采樣率生成器的時鐘輸入而不是CPU時鐘時，存在極性和同步問題，通過CLKSP選擇是在CLKS上升沿還是下降沿產(chǎn)生CLKG和FSG。當(dāng)GSYNC=1，F(xiàn)SG由外部管腳FSR觸發(fā)，F(xiàn)PER沒有作用，而且CLKG要重新與FSG同步，即FSG上升沿時保持高電平幀和時鐘極性操作

TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－63，646、數(shù)據(jù)時鐘生成數(shù)據(jù)時鐘生成CLK(R/X)M=0，外部管腳CLK(R/X)作為工作數(shù)據(jù)時鐘，通過CLK(R/X)P控制極性；CLK(R/X)M=1，內(nèi)部采樣率生成器產(chǎn)生工作數(shù)據(jù)時鐘。采樣率生成器的輸入時鐘可以是CPU時鐘，也可以是CLKS管腳，由CLKSM控制。當(dāng)是后者，CLKSP控制器極性；內(nèi)部采樣率生成器產(chǎn)生工作數(shù)據(jù)時鐘，通過CLKGDV分頻采樣率生成器輸入時鐘得到。7、幀同步信號生成幀同步信號生成FS(R/X)M=0，幀同步由外部輸入管腳產(chǎn)生，可以通過FS(R/X)P控制極性；FS(R/X)M=1，幀同步由內(nèi)部產(chǎn)生。對于接收幀同步，內(nèi)部產(chǎn)生只能是采樣率生成器，但對于發(fā)送幀同步，內(nèi)部產(chǎn)生除了采樣率生成器，還可以是DXR[1,2]-TO-XSR[1,2]產(chǎn)生。發(fā)送幀同步信號生成課本Page330表6.4－14幀同步信號生成如果是由采樣率生成器產(chǎn)生發(fā)送和接收幀同步，首先考慮采樣率生成器的輸入時鐘是CPU還是CLKS管腳。這個同數(shù)據(jù)時鐘是一致的，由FS(R/X)M=1和CLKSM決定。當(dāng)由采樣率生成器產(chǎn)生幀同步，F(xiàn)PER和FWID控制幀同步的周期和有效寬度（高電平寬度），大小為設(shè)定值加1。FWID不能大于WDLEN.幀同步信號生成例子：FPER=15，F(xiàn)WID＝18、DLB下時鐘數(shù)據(jù)從XSR1直接進入RSR1，而且不通過外部DX和DR管腳通過寄存器SPCR1中的DLB比特控制DLB與時鐘DLB時，在DSP內(nèi)部，DR，F(xiàn)SR，CLKR同DX，F(xiàn)SX，CLKX是短接在一起的。發(fā)送數(shù)據(jù)時鐘決定接收數(shù)據(jù)時鐘，而發(fā)送數(shù)據(jù)時鐘控制方法如前頁所述。發(fā)送數(shù)據(jù)時鐘確定后，接收數(shù)據(jù)時鐘選擇情況如課本Page329表6.4-12TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－65DLB與幀同步首先我們確定發(fā)送幀同步，確定方法如前所述。然后由發(fā)送幀同步確定接收幀同步。

課本Page329表6.4－13

TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－679、時鐘和幀同步例子TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－69-7110、采樣率發(fā)生器復(fù)位設(shè)備復(fù)位或置/GRST為零可以復(fù)位采樣率發(fā)生器。設(shè)備復(fù)位使采樣率發(fā)生器復(fù)位時，CLKG等于CPU-CLK/2，而FSG為無效低電平。當(dāng)/RS放開（延遲）/GRST放開后，CLKG按SRGR1編程產(chǎn)生；如果，/FRST也放開，則經(jīng)過FPER個CLKG，F(xiàn)SG為有效高電平。置/GRST為零復(fù)位采樣率發(fā)生器，CLKG和FSG都將是無效低電平。10、采樣率生成器復(fù)位過程1)Duringdevicereset,GRST=0.Otherwise,duringnormaloperation,thesamplerategeneratorcanberesetwithGRST=0inSPCR2,providedCLKGand/orFSGisnotusedbyanyportionoftheMcBSP.IfGRST=0duetodevicereset,CLKGisdrivenbythedivide-by-2CPUclock,andFSGisdriveninactive-low.IfGRST=0asprogrammedbytheuser,CLKGandFSGaredriveninactive-low.Ifnecessary,set(R/X)RST=0.采樣率生成器復(fù)位過程2)ProgramSRGR[1,2]asrequired.Ifnecessary,othercontrolregisterscanbewrittenwithdesiredvalues,providedtherespectiveportion(R/X)isinreset.3)WaittwoCLKSRGclocks.Thisensurespropersynchronizationinternally.4)SetGRST=1toenablethesamplerategenerator.5)WaittwoCLKGbit-clocks.采樣率生成器復(fù)位過程6)Pullthereceiverand/ortransmitteroutofreset([R/X]RST=1),ifrequired.7)OnthenextrisingedgeofCLKSRG,CLKGtransitionsto1andstartsclockingwithafrequencyequalto(CPUclock/(1+CLKGDV),ifCLKSM=1,orCLKSclock/(1+CLKGDV)ifCLKSM=0).采樣率生成器復(fù)位過程8)Aftertherequireddataacquisitionsetupisdone(DXR[1/2]isloadedwithdata),FRSTcanbewrittenwith1ifinternallygeneratedframe-syncpulseisrequired.FSGisgeneratedwithanactive-highedgeaftertheprogrammednumberofeightCLKGclockshaveelapsed.四、工作模式控制McBSP系統(tǒng)工作模式的寄存器包括SPCR1，SPCR2，PCR控制接收和發(fā)送數(shù)據(jù)具體工作模式的寄存器是RCR1，RCR2，XCR1，XCR2多同道工作模式涉及寄存器MCR1，MCR2，RCERA，RCERB，XCERA，XCERB1、McBSP接收準備好狀態(tài)

串口復(fù)位時RRDY清為0，當(dāng)RBR[1,2]內(nèi)容拷貝到DRR[1,2]時，RRDY有效，該數(shù)據(jù)可以被CPU或DMA讀，一旦CPU或DMA讀走數(shù)據(jù)RRDY又清為0。如果SPCR1中的RINTM=00，RRDY將驅(qū)動McBSP的接收中斷(RINT)給CPU。

TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－392、McBSP發(fā)送準備好狀態(tài)

XRDY=1說明DXR[1,2]的數(shù)據(jù)已拷貝到XSR[1,2]中，DXR[1,2]可以裝入新的數(shù)據(jù)。串口復(fù)位放開時（/XRST從0到1)，XRDY從0變到1已說明DXR[1,2]可以裝入新數(shù)據(jù)，一旦有新數(shù)據(jù)裝入，XRDY就清為0。如果SPCR2中XINTM=00，XRDY還直接驅(qū)動發(fā)送中斷(XINT)給CPU。

TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－393、McBSP串口產(chǎn)生的中斷(R/X)INTM=00：每傳送一個字，(R/X)RDY響應(yīng)一次，就產(chǎn)生響應(yīng)串口中斷一次。(R/X)INTM=01：在多通道模式中，一個幀內(nèi)出現(xiàn)16通道的塊（PARTITION）邊界就產(chǎn)生中斷。此時CPU可以檢測是哪個PARTITION。(R/X)INTM=10:檢測到幀同步脈沖就產(chǎn)生(R/X)INT。(R/X)INTM=11:當(dāng)出現(xiàn)幀同步錯誤時產(chǎn)生中斷。4、幀和時鐘配置內(nèi)容FSR，F(xiàn)SX，CLKX，CLKR的極性單相還是多相幀結(jié)構(gòu)對每一相，設(shè)置字數(shù)（每幀該相有多少字）對每一相，設(shè)置字寬（字的比特位數(shù)）設(shè)置相對幀脈沖，第一位傳輸數(shù)據(jù)的延遲為0、1、2位（CLKG）幀和時鐘配置內(nèi)容設(shè)置連續(xù)幀同步工作模式，還是除第一個幀脈沖后忽略幀同步脈沖工作模式對串口接收，設(shè)置左或右效驗和符號擴展或0填充模式如果采用內(nèi)部采樣率發(fā)生器產(chǎn)生幀脈沖信號，設(shè)置幀信號脈寬、周期、CLKG時鐘分頻、信號極性等5、幀格式操作我們可以定義一個幀是幾相?？梢远x每相有多少個字，每個字有多少個比特。幀格式操作幀格式操作6、系統(tǒng)錯誤ReceiveOverrun(RFULL=1).UnexpectedReceiveFrameSynchronization(RSYNCERR=1).TransmitDataOverwrite.TransmitEmpty(XEMPTY=0).UnexpectedTransmitFrameSynchronization(XSYNCERR=1).ReceiveOverrun(RFULL=1)該錯誤需要同時滿足以下三個條件1)DRR[1,2]hasnotbeenreadsincethelastRBR[1,2]-to-DRR[1,2]transfer(RRDY=1).2)RBR[1,2]isfullandanRBR[1,2]-to-DRR[1,2]copyhasnotoccurred.3)RSR[1,2]isfullandanRSR[1,2]-to-RBR[1,2]transferhasnotoccurred.TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－45UnexpectedReceiveFrameSynchronization:RSYNCERRAnunexpectedframe-syncpulseisdefinedasasyncpulsewhichoccursRDATDYbit-clocksearlierthanthelasttransmittedbitofthepreviousframe.TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－48TransmitwithDataOverwriteDXR[1,2]中的數(shù)據(jù)還未轉(zhuǎn)移進XSR[1,1]時，又向DXR[1,2]中寫入數(shù)據(jù)，則原來DXR[1,2]中的數(shù)據(jù)被覆蓋，從而產(chǎn)生錯誤該錯誤沒有相應(yīng)標志位來表示TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－48TransmitEmpty:XEMPTY以下兩個條件都可以使XEMPTY＝01)Duringtransmission.DXR[1,2]hasnotbeenloadedsincethelastDXR[1,2]-to-XSR[1,2]copy,andallbitsofthedatawordinXSR[1,2]havebeenshiftedoutonDX.2)Thetransmitterisreset(XRST=0,ordeviceisreset)andthenrestarted.TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－49UnexpectedTransmitFrameSynchronization:XSYNCERRAnunexpectedtransmitframe-syncpulseisdefinedasasyncpulsewhichoccursXDATDLYbit-clocksearlierthanthelasttransmitbitofthepreviousframe.TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－527、數(shù)據(jù)延時定義從幀同步信號有效到第一個數(shù)據(jù)產(chǎn)生的時延，通常取1。TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－348、DX腳延時使能本來是CLKX上升沿數(shù)據(jù)開始，但DX延時使能條件下，數(shù)據(jù)可以有一定延時后才開始。在一般模式下，只有第一個BIT可以有延時，在A-bis模式下，則是每個比特都可以TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－379、幀同步忽略第一個作用是使我們傳輸數(shù)據(jù)時，自動形成數(shù)據(jù)包（連續(xù)）的傳輸模式；第二個作用是克服錯誤的幀同步；

TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－41-4310、修正和擴展對于位于RBR[1,2]中的數(shù)據(jù)，在傳到DRR[1,2]中的時候，是否進行一定的修正和擴展。我們據(jù)兩個例子，一個是12比特接收數(shù)據(jù)0XABC，一個是20比特接收數(shù)據(jù)0XABCDE。TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－5211、A-law/u-law數(shù)據(jù)壓縮與擴展壓擴的算法在通信原理中講過，A律對應(yīng)13比特動態(tài)范圍，u律對應(yīng)14比特動態(tài)范圍；壓擴是8－16bit的轉(zhuǎn)換，用于PCM，16bit通過13bit或者14bit轉(zhuǎn)換而來，即左修正，低位0填充；通過(R/X)COMPAND控制；(R/X)WDLEN[1,2]要為00h，RJUST無用。12、DLB模式環(huán)回模式等效于DR，DX短路，發(fā)送通道和接收通道的幀同步短路，比特時鐘也短路。接收通道時鐘和幀同步由發(fā)送通道提供，而發(fā)送通道時鐘和幀同步來源通過各種寄存器控制。13、I\O工作方式滿足兩個條件工作在I\O口模式1）管腳在復(fù)位狀態(tài)2）I\O使能比特設(shè)為有效而具體每個管腳是輸入還是輸出，其高低電平如何讀寫如下表TMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－9714、FREE和SOFTTMS320C54xDSPReferenceSetVolume5:EnhancedPeripheralsPage2－9515、復(fù)位方式1）設(shè)備復(fù)位（/RS=0）：即整個串口復(fù)位，此時，/RRST和/XRST為零，DR、CLKR/X、FSR/X為輸入信號，DX為輸出信號，輸出高阻。同時/GRST也為零，CLKG=CPU時鐘/2，不產(chǎn)生FSG信號。/RS放開后，/RRST、/XRST、/