微機(jī)原理與接口技術(shù)(Chap2-1)

微機(jī)原理與接口技術(shù)第二章2012.9.21主講人：

王建中課程網(wǎng)址：/auto/wjjk/Email:wangjz@Tel:86919060級(jí)精品課建設(shè)2/4/20231復(fù)習(xí)2/4/20232復(fù)習(xí)2/4/20233第二章8086系統(tǒng)結(jié)構(gòu)內(nèi)容提要微型計(jì)算機(jī)的發(fā)展概況8086CPU內(nèi)部結(jié)構(gòu)8086CPU引腳及功能8086CPU存儲(chǔ)器組織8086CPU系統(tǒng)配置8086CPU時(shí)序2/4/20234第二章8086系統(tǒng)結(jié)構(gòu)概述由于制造工藝的原因，微處理器的結(jié)構(gòu)方面所受的限制①引腳數(shù)限制（出于工藝和成本考慮）8086：40腳80386：132腳80486：168腳Pentium273腳PentiumIII370腳（Intel酷睿i71366引腳）②芯片面積限制增大芯片面積，成本增加，反而使產(chǎn)品合格率下降，因此不能盲目增大芯片面積。③器件速度限制

目前微處理器采用MOS工藝，可以提高集成度，降低功耗，但速度較慢、負(fù)載能力較弱。2/4/20235第二章8086系統(tǒng)結(jié)構(gòu)16位微處理器基本結(jié)構(gòu)具有如下特點(diǎn)①引腳功能復(fù)用

提高引腳利用率。例如，數(shù)據(jù)雙向傳輸可由“讀／寫(xiě)”信號(hào)來(lái)控制，決定數(shù)據(jù)處于輸入還是輸出狀態(tài)。②單總線、累加器結(jié)構(gòu)由于芯片面積限制，使微處理器內(nèi)部寄存器的數(shù)目，數(shù)據(jù)通路位數(shù)受到限制，絕大多數(shù)微處理器內(nèi)部采用單總線、累加器為基礎(chǔ)的結(jié)構(gòu)

。③可控三態(tài)電路采用可控三態(tài)電路與總線相連，當(dāng)微處理器外部總線同時(shí)連接多個(gè)部件，可避免總線沖突和信號(hào)串?dāng)_，不工作器件所連的三態(tài)電路處于高阻狀態(tài)。④總線分時(shí)復(fù)用地址總線和數(shù)據(jù)總線使用了相同的引腳，節(jié)省了引腳但操作時(shí)間增加了。概述

2/4/20236第二章8086系統(tǒng)結(jié)構(gòu)Intel8086CPU16位微處理器，外型為雙列直插式，有40個(gè)引腳；時(shí)鐘頻率有3種：

8086型微處理器為5MHz，

8086—2型為8MHz，

8086—1型為10MHz；8086CPU有16根數(shù)據(jù)線和20根地址線，直接尋址空間為220，即為1M字節(jié)。8088CPU內(nèi)部結(jié)構(gòu)與8086基本相同（但對(duì)外數(shù)據(jù)總線只有8條，稱為準(zhǔn)16位微處理器)。概述2/4/20237§2-18086CPU結(jié)構(gòu)一、8086CPU內(nèi)部結(jié)構(gòu)一般CPU結(jié)構(gòu)Intel酷睿i72/4/20238§2-18086CPU結(jié)構(gòu)8086CPU內(nèi)部結(jié)構(gòu)一般CPU結(jié)構(gòu)

取指令取操作數(shù)

執(zhí)行指令

送結(jié)果DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組BIUABDBCB地址加法器指令隊(duì)列PSW標(biāo)志寄存器EU運(yùn)算器DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組地址AB數(shù)據(jù)總線DB控制總線CB地址加法器指令隊(duì)列運(yùn)算器PSW標(biāo)志寄存器2/4/20239總線接口部件BIU：取指令、讀操作數(shù)、送結(jié)果。指令執(zhí)行部件EU：從BIU的指令隊(duì)列中取出指令，執(zhí)行指令?！?-18086CPU結(jié)構(gòu)8086CPU內(nèi)部結(jié)構(gòu)2/4/202310總線接口部件BIU（BusInterfaceUnit）（1）功能物理地址形成、取指令、指令排隊(duì)、讀／寫(xiě)操作數(shù)、總線控制。（2）組成16位段地址寄存器16位指令指針寄存器20位物理地址加法器6字節(jié)指令隊(duì)列總線控制邏輯

（3）工作過(guò)程

形成物理地址，發(fā)讀信號(hào)（/RD），取指令送入指令隊(duì)列?！?-18086CPU結(jié)構(gòu)8086CPU內(nèi)部結(jié)構(gòu)2/4/202311工作過(guò)程

§2-18086CPU結(jié)構(gòu)8086CPU內(nèi)部結(jié)構(gòu)2/4/202312指令執(zhí)行部件EU（ExecutionUnit）⑴功能指令譯碼、執(zhí)行指令。⑵組成

算術(shù)邏輯運(yùn)算單元ALU標(biāo)志寄存器PSW寄存器組EU控制器⑶工作過(guò)程

從BIU的指令隊(duì)列取得指令、進(jìn)行譯碼、執(zhí)行指令

。

§2-18086CPU結(jié)構(gòu)8086CPU內(nèi)部結(jié)構(gòu)2/4/202313工作過(guò)程

§2-18086CPU結(jié)構(gòu)8086CPU內(nèi)部結(jié)構(gòu)2/4/202314寄存器的作用：存放運(yùn)算過(guò)程中所需要的操作數(shù)地址、操作數(shù)及中間結(jié)果。寄存器的特點(diǎn)：存取速度比存儲(chǔ)器快得多。寄存器的分類：通用寄存器組指針和變址寄存器段寄存器指令指針及標(biāo)志位寄存器。CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15870150150150§2-18086CPU結(jié)構(gòu)寄存器結(jié)構(gòu)2/4/202315目的變址寄存器DestinationIndexSIDIBPSPAX

累加器AccumulatorBX基數(shù)寄存器BaseCX

計(jì)數(shù)寄存器CountDX

數(shù)據(jù)寄存器DataAHBHCHDHALBLCLDLIPPSWDSESSSCS數(shù)據(jù)段寄存器DataSegment附加段寄存器ExtraSegment堆棧段寄存器StackSegment代碼段寄存器CodeSegment狀態(tài)標(biāo)志寄存器ProcessorStatusWord指令指針寄存器InstructionPointer變址寄存器段寄存器控制寄存器通用寄存器源變址寄存器SourceIndex基址指針寄存器BasePoint堆棧指針寄存器StackPoint指針寄存器數(shù)據(jù)寄存器§2-18086CPU結(jié)構(gòu)寄存器結(jié)構(gòu)2/4/202316AXBXCXDXAHBHCHDHALBLCLDL通用寄存器15870累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15870150150150通用寄存器§2-18086CPU結(jié)構(gòu)寄存器結(jié)構(gòu)2/4/202317指針和變址寄存器SPBPSIDI堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器指針和變址寄存器150CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15870150150150BP、SP指針寄存器與SS聯(lián)用SI、DI變址寄存器，與DS聯(lián)用§2-18086CPU結(jié)構(gòu)寄存器結(jié)構(gòu)2/4/202318CSDSSSES代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器段寄存器150CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15870150150150段寄存器代碼段寄存器CS：存放可執(zhí)行的指令代碼；數(shù)據(jù)段寄存器DS：存放操作的數(shù)據(jù)；附加段寄存器ES：存放操作的數(shù)據(jù)；堆棧段寄存器SS：開(kāi)辟為程序執(zhí)行中所要用的堆棧區(qū)；物理地址的形成：16×段基址+段內(nèi)偏移地址

§2-18086CPU結(jié)構(gòu)寄存器結(jié)構(gòu)2/4/202319CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15870150150150IP指令指針寄存器150指令指針寄存器IP§2-18086CPU結(jié)構(gòu)寄存器結(jié)構(gòu)2/4/202320CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15870150150150PSW標(biāo)志寄存器150標(biāo)志寄存器PSW1511109876543210OFDFIFTFSFZFAFPFCF狀態(tài)標(biāo)志(6個(gè))：CP、PF、AF、ZF、SF和OF)控制標(biāo)志(3個(gè))：TF、IF、DF存放運(yùn)算結(jié)果的特征、常用于條件轉(zhuǎn)移指令。

§2-18086CPU結(jié)構(gòu)寄存器結(jié)構(gòu)2/4/202321AF(AuxiliaryFlag)：輔助進(jìn)位標(biāo)志位低4位向高4位進(jìn)位或借位時(shí)，AF＝1。（BCD數(shù)運(yùn)算）CSDSSSESAXBXCXDXDPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和變址寄存器段寄存器通用寄存器15870150150150標(biāo)志寄存器PSW1511109876543210OFDFIFTFSFZFAFPFCFCF

(CarrvFlag)：進(jìn)位標(biāo)志位

最高位有進(jìn)位或借位時(shí)，CF＝1。

PF

(ParityFlag)：奇偶校驗(yàn)標(biāo)志位本次運(yùn)算結(jié)果低8位中有偶數(shù)個(gè)“1”時(shí)，PF＝1；有奇數(shù)個(gè)“1”時(shí)，PF＝0。

ZF(ZeroFlag)：全零標(biāo)志位本次運(yùn)算結(jié)果為0時(shí)，ZF＝1，否則ZF＝0。SF(SignFlag)：符號(hào)標(biāo)志位本次運(yùn)算結(jié)果的最高位為1時(shí)，SF＝1，否則SF＝0。即反映了本次運(yùn)算結(jié)果是正還是負(fù)。OF(OverflowFlag)：溢出標(biāo)志位本次運(yùn)算過(guò)程中產(chǎn)生溢出時(shí)，OF＝1。對(duì)帶符號(hào)數(shù)，字節(jié)運(yùn)算結(jié)果的范圍為-128~+127，字運(yùn)算結(jié)果的范圍為-32768~+32767，超過(guò)此范圍為溢出。§2-18086CPU結(jié)構(gòu)寄存器結(jié)構(gòu)2/4/202322CSDSSSESAXBXCXDXSPBPSIDIAHBHCHDHALBLCLDL累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器堆棧指針寄存器基址指針寄存器源變址寄存器目的變址寄存器IPPSW指令指針寄存器標(biāo)志寄存器指令指針和標(biāo)志寄存器指針和編變址寄存器段寄存器通用寄存器15870150150150標(biāo)志寄存器PSW1511109876543210OFDFIFTFSFZFAFPFCFTF

(TrapFlag)：?jiǎn)尾綐?biāo)志位調(diào)試程序時(shí)，可設(shè)置單步工作方式，TF＝1時(shí)，則每執(zhí)行完一條指令，就自動(dòng)產(chǎn)生一次內(nèi)部中斷，使用戶能逐條跟蹤程序進(jìn)行調(diào)試。IF

(Interrupt

Flag)：中斷標(biāo)志位

IF＝1時(shí)，允許CPU響應(yīng)可屏蔽中斷；當(dāng)IP＝0時(shí)，即使外部設(shè)備有中斷申請(qǐng)，CPU也不響應(yīng)。DF(Direction

Flag)：方向標(biāo)志位控制串操作指令中地址指針變化方向，若在串操作指令中，DF＝0，地址指針自動(dòng)增量，即由低地址向高地址進(jìn)行串操作；若DF＝1，地址指針自動(dòng)減量，即由高地址向低地址進(jìn)行串操作。由STD指令可使DF標(biāo)志位置“1”，由CLD指令可使 DF標(biāo)志位置“0”?！?-18086CPU結(jié)構(gòu)寄存器結(jié)構(gòu)2/4/202323§2-28086CPU的引腳及其功能8086／8088CPU芯片：包括16條數(shù)據(jù)線、20條地址線（低16位和數(shù)據(jù)線復(fù)用）、17根控制線、電源和地線。

封裝：雙列直插式。8086／8088的工作模式：

最小模式（單機(jī)系統(tǒng)）：系統(tǒng)中所需要的控制信號(hào)全部由8086直接提供；

最大模式（多處理機(jī)系統(tǒng)）：系統(tǒng)中所需要的控制信號(hào)由總線控制器8288提供。24~31腳的8條引腳在兩種工作模式中具有不同的功能。概述：2/4/202324§2-28086CPU的引腳及其功能8086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET12345678910111213141516171819202/4/202325§2-28086CPU的引腳及其功能2/4/202326§2-28086CPU的引腳及其功能8086CPU在最小模式中的引腳定義8086CPU在最大模式中的引腳定義8088和8086CPU的不同之處通用寄存器組（8個(gè)16位寄存器）專用寄存器組ALUFLAGS總線接口控制電路六字節(jié)指令隊(duì)列2BHE/S7A19/S6～A16/S3AD15～

AD0INTARDWRDT/RDENALETESTINTRNMIRQ/GTHOLDHLDALOCKQS0QS1S2S1S03CLKRESETREADYMN/MXGND總線接口單元指令執(zhí)行單元2/4/202327§2-28086CPU的引腳及其功能8086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920AD15~AD0

(AddressDataBus)16條地址／數(shù)據(jù)總線分時(shí)復(fù)用三態(tài)雙向分時(shí)復(fù)用：在總線周期T1狀態(tài)，A15~A0；在總線周期T2~T4狀態(tài)，D15~D0；三態(tài)雙向：傳送地址時(shí)三態(tài)輸出，傳送數(shù)據(jù)時(shí)三態(tài)雙向輸入／輸出，在中斷響應(yīng)及系統(tǒng)總線‘保持響應(yīng)’周期，高阻狀態(tài)。最小模式中的引腳定義2/4/202328§2-28086CPU的引腳及其功能8086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920A19／S6~A16／S3

(Address/Status)分時(shí)復(fù)用：在總線周期T1狀態(tài)，A19~A16+A15~A0地址在總線周期T2~T4狀態(tài)，S6~S3輸出狀態(tài)信息。三態(tài)：S6=0，表明8086當(dāng)前連在總線上；S5=0，禁止一切可屏蔽中斷；S5=1，允許可屏蔽中斷；S4S3：指示當(dāng)前正在使用哪一個(gè)段寄存器。地址／狀態(tài)線分時(shí)復(fù)用三態(tài)輸出當(dāng)系統(tǒng)總線處于“保持響應(yīng)”狀態(tài)，這些引腳被置成高阻狀態(tài)。最小模式2/4/202329§2-28086CPU的引腳及其功能8086CPU4039383736353433323130292827262524232221GNDAD14AD13AD2AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920A19／S6~A16／S3

(Address/Status)S4S3當(dāng)前正在使用的段寄存器00ES01SS10CS,或不需要使用段寄存器（I/O，INT，DS）11DS三態(tài)：S6=0，表明8086當(dāng)前連在總線上；S5=0，禁止一切可屏蔽中斷；S5=1，允許可屏蔽中斷；S4S3：指示當(dāng)前正在使用哪一個(gè)段寄存器最小模式2/4/2023308086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920BHE／S7(BusHighEnable／Status)高8位數(shù)據(jù)總線允許／狀態(tài)信號(hào)三態(tài)輸出低電平有效§2-28086CPU的引腳及其功能最小模式在存儲(chǔ)器讀/寫(xiě)、I/O端口讀/寫(xiě)及中斷響應(yīng)時(shí)，用作高8位數(shù)據(jù)D15~D8選通信號(hào)。

即16位數(shù)據(jù)傳送時(shí)，在T1狀態(tài)，用BHE指出高8位數(shù)據(jù)總線上數(shù)據(jù)有效，用AD0地址線指出低8位數(shù)據(jù)線上數(shù)據(jù)有效。在T2—T4狀態(tài)，S7輸出狀態(tài)信息(在8086芯片設(shè)計(jì)中，S7末賦于實(shí)際意義)，在“保持響應(yīng)”周期被置成高阻狀態(tài)。2/4/2023318086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920MN／MX

(Minimum／Maximum)最小/最大工作模式選擇信號(hào)輸入§2-28086CPU的引腳及其功能最小模式當(dāng)MN/MX接+5V時(shí)CPU工作在最小模式，單處理器系統(tǒng)，CPU提供所有總線控制信號(hào)；當(dāng)MN/MX接地時(shí)CPU工作在最大模式，CPU的S2~S0提供給總線控制器8288，由8288產(chǎn)生總線控制信號(hào)，以支持構(gòu)成多處理器系統(tǒng)。2/4/2023328086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920三態(tài)輸出低電平有效RD(Read)讀選通信號(hào)§2-28086CPU的引腳及其功能最小模式允許CPU讀存儲(chǔ)器或I/O端口，由M/IO信號(hào)區(qū)分讀存儲(chǔ)器或I/O端口。在讀總線周期的T2、T3、Tw狀態(tài)，RD為低電平。在“保持響應(yīng)”周期，被置成高阻狀態(tài)。2/4/2023338086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920三態(tài)輸出低電平有效WR(Write)寫(xiě)選通信號(hào)§2-28086CPU的引腳及其功能最小模式允許CPU寫(xiě)存儲(chǔ)器或I/O端口，由M/IO信號(hào)區(qū)分讀存儲(chǔ)器或I/O端口。在寫(xiě)總線周期的T2、T3、Tw狀態(tài)，WR為低電平。在DMA方式，被置成高阻狀態(tài)。2/4/2023348086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920存儲(chǔ)器或I/O端口控制信號(hào)

三態(tài)輸出M／IO(Memory／Inputand0utput)§2-28086CPU的引腳及其功能最小模式M/IO信號(hào)為高電平，CPU正在訪問(wèn)存儲(chǔ)器；M/IO信號(hào)為低電平，CPU正在訪問(wèn)I/O端口。前一個(gè)總線周期的T4

本周期的T4狀態(tài)，M/IO有效；在DMA方式時(shí)，M/IO為高阻狀態(tài)。2/4/2023358086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920ALE(AddressLatchEnable)地址鎖存允許信號(hào)輸出高電平有效地址鎖存器8282／8283的片選信號(hào)，在T1狀態(tài)，ALE=1，表示鎖存到8282/8283中。注意：ALE信號(hào)不能浮空。§2-28086CPU的引腳及其功能最小模式2/4/2023368086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920三態(tài)輸出低電平有效DEN（DataEnable）數(shù)據(jù)允許信號(hào)在最小模式系統(tǒng)中，用數(shù)據(jù)收發(fā)器8286/8287增加數(shù)據(jù)驅(qū)動(dòng)能力時(shí)，DEN作數(shù)據(jù)收發(fā)器8286/8287的輸出允許信號(hào)，在DMA工作方式時(shí)，高阻狀態(tài)?！?-28086CPU的引腳及其功能最小模式2/4/2023378086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920數(shù)據(jù)發(fā)送／接收控制信號(hào)三態(tài)輸出

DT/R

（DataTransmit／Receive）§2-28086CPU的引腳及其功能最小模式用來(lái)控制數(shù)據(jù)收發(fā)器8286/8287的數(shù)據(jù)傳送方向。DT/R＝1時(shí)，CPU發(fā)送數(shù)據(jù)，完成寫(xiě)操作；DT/R＝0時(shí)，CPU從外部接收數(shù)據(jù)，完成讀操作。在DMA方式時(shí)，被置成高阻狀態(tài)。2/4/2023388086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

READY(Ready)準(zhǔn)備就緒信號(hào)輸入高電平有效由存儲(chǔ)器或I/O端口發(fā)來(lái)的響應(yīng)信號(hào)，表示外部設(shè)備已準(zhǔn)備好可進(jìn)行數(shù)據(jù)傳送。CPU在每個(gè)總線周期的T3狀態(tài)檢測(cè)READY信號(hào)線，如果是低電平，在T3狀結(jié)束后，CPU插入一個(gè)或幾個(gè)Tw等待狀態(tài)，直到READY信號(hào)有效后，才進(jìn)入T4狀態(tài)，完成數(shù)據(jù)傳達(dá)過(guò)程?！?-28086CPU的引腳及其功能最小模式2/4/2023398086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

RESET(Reset)復(fù)位信號(hào)輸入高電平有效CPU接收到復(fù)位信號(hào)后，停止現(xiàn)行操作，并出始化段寄存器DS、SS、ES，標(biāo)志寄存器PSW，指令指針I(yè)P和指令隊(duì)列，CS=0FFFFH。RESET信號(hào)至少保持4個(gè)時(shí)鐘周期以上的高電平。復(fù)位過(guò)程：當(dāng)它變?yōu)榈碗娖綍r(shí)，CPU執(zhí)行重啟動(dòng)過(guò)程，8086/8088將從地址FFFF0H開(kāi)始執(zhí)行指令?！?-28086CPU的引腳及其功能最小模式2/4/2023408086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

INTR(InterruptRequest)可屏蔽中斷請(qǐng)求信號(hào)輸入電平觸發(fā)(或邊沿觸發(fā))高電平有效當(dāng)外設(shè)接口向CPU發(fā)出中斷申請(qǐng)時(shí)，INTR信號(hào)變成高電平。CPU在每條指令周期的最后一個(gè)時(shí)鐘周期檢測(cè)此信號(hào)，一旦檢測(cè)到此信號(hào)有效，并且中斷允許標(biāo)志位IF＝1時(shí)，CPU在當(dāng)前指令執(zhí)行完后，轉(zhuǎn)入中斷響應(yīng)周期，讀取外設(shè)接口的中斷類型碼，然后在存儲(chǔ)器的中斷向量表中找到中斷服務(wù)程序的入口地址，轉(zhuǎn)入執(zhí)行中斷服務(wù)程序。§2-28086CPU的引腳及其功能最小模式2/4/2023418086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

INTA(Interrupt

AcknowIedge)中斷響應(yīng)信號(hào)輸出低電平有效CPU對(duì)外部發(fā)來(lái)的中斷請(qǐng)求信號(hào)INTR的響應(yīng)信號(hào)。在中斷響應(yīng)總線周期T2、T3、Tw狀態(tài)，CPU發(fā)出兩個(gè)INRA負(fù)脈沖，第一個(gè)負(fù)脈沖通知外設(shè)接口已響應(yīng)它的中斷請(qǐng)求，外設(shè)接口收到第二個(gè)負(fù)脈沖信號(hào)后，向數(shù)據(jù)總線上放中斷類型號(hào)?！?-28086CPU的引腳及其功能最小模式2/4/2023428086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

NMI(Non—Maskable

InterruptRequest)不可屏蔽中斷請(qǐng)求信號(hào)輸入邊沿觸發(fā)，正跳變有效此類中斷請(qǐng)求不受中斷允許標(biāo)志位IF的影響，也不能用軟件進(jìn)行屏蔽。NMI引腳一旦收到一個(gè)正沿觸發(fā)信號(hào)，在當(dāng)前指令執(zhí)行完后，自動(dòng)引起類型2中斷，轉(zhuǎn)入執(zhí)行類型2中斷處理程序。經(jīng)常處理電源掉電等緊急情況?！?-28086CPU的引腳及其功能最小模式2/4/2023438086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920TEST(Test)測(cè)試信號(hào)輸入低電平有效在CPU執(zhí)行WAIT指令期間，每隔5個(gè)時(shí)鐘周期對(duì)TEST引腳進(jìn)行一次測(cè)試，若測(cè)試到TEST為高電平，CPU處于空轉(zhuǎn)等待狀態(tài)；當(dāng)測(cè)試到TEST有效，空轉(zhuǎn)等待狀態(tài)結(jié)束，CPU繼續(xù)執(zhí)行被暫停的指令。WAIT指令是用來(lái)使處理器與外部硬件同步用的?！?-28086CPU的引腳及其功能最小模式2/4/2023448086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920HOLD(HoldRequest)輸入高電平有效在最小模式系統(tǒng)中，表示其他共享總線的部件向CPU請(qǐng)求使用總線，要求直接與存儲(chǔ)器傳送數(shù)據(jù)?！?-28086CPU的引腳及其功能最小模式總線保持請(qǐng)求信號(hào)2/4/2023458086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

HLDA（HoldAcknowledge）輸出高電平有效CPU一旦測(cè)試到HOLD總線請(qǐng)求信號(hào)有效，如果CPU允許讓出總線，在當(dāng)前總線周期結(jié)束時(shí)，于T4狀態(tài)發(fā)出HLDA信號(hào)，表示響應(yīng)這一總線請(qǐng)求，并立即讓出總線使用權(quán)，將三條總線置成高阻狀態(tài)?？偩€請(qǐng)求部件獲得總線控制權(quán)后，可進(jìn)行DMA數(shù)據(jù)傳送，總線使用完畢使HOLD無(wú)效。CPU才將HLDA置成低電平。CPU再次獲得三條總線的使用權(quán)?！?-28086CPU的引腳及其功能最小模式總線保持響應(yīng)信號(hào)2/4/2023468086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920

CLK(Clock)時(shí)鐘信號(hào)輸入由8284時(shí)鐘發(fā)生器產(chǎn)生，8086CPU使用的時(shí)鐘頻率，因芯片型號(hào)不同，時(shí)鐘頻率不同。8086為5MHz，8086-1為10MHz，8086-2為8MHz。CPU所需電源Vcc＝+5V。GND為地線。

Vcc(+5V)，GND(地)§2-28086CPU的引腳及其功能最小模式2/4/2023478086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920在最大模式中，24~31腳功能重新定義。S2~S0

(BusCycleStatus)在最大模式系統(tǒng)中，由CPU傳送給總線控制器8288，8288譯碼后產(chǎn)生相應(yīng)的控制信號(hào)代替CPU輸出?？偩€周期狀態(tài)信號(hào)三態(tài)輸出§2-28086CPU的引腳及其功能最大模式中的引腳定義2/4/2023488086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)M/IO(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET1234567891011121314151617181920總線封鎖信號(hào)三態(tài)輸出低電平有效

LOCK有效時(shí)，CPU不允許外部其它總線主控者獲得對(duì)總線的控制權(quán)。LOCK信號(hào)可由指令前綴LOCK來(lái)設(shè)置(即在LOCK前綴后面的一條指令執(zhí)行期間，保持LOCK有效，封鎖其它主控者使用總線，此條指令執(zhí)行完，LOCK撤消)。LOCK

(Lock)§2-28086CPU的引腳及其功能最大模式2/4/2023498086CPU4039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6A