VHDL語(yǔ)言 第一章 數(shù)字系統(tǒng)硬件設(shè)計(jì)概述

第一章

數(shù)字系統(tǒng)硬件設(shè)計(jì)概述

自計(jì)算機(jī)誕生以來(lái)，數(shù)字系統(tǒng)設(shè)計(jì)歷來(lái)存在兩個(gè)分枝，即系統(tǒng)硬件設(shè)計(jì)和系統(tǒng)軟件設(shè)計(jì)。同樣，設(shè)計(jì)人員也因工作性質(zhì)不同，被分成兩群：硬件設(shè)計(jì)人員和軟件設(shè)計(jì)人員。他們各自從事各自的工作，很少涉足對(duì)方的領(lǐng)域。特別是軟件設(shè)計(jì)人員更是如此。但是，隨著計(jì)算機(jī)技術(shù)的發(fā)展和硬件描述語(yǔ)言HDL的出現(xiàn)，這種界線已經(jīng)被打破。數(shù)字系統(tǒng)的硬件構(gòu)成及其行為完全可以用HDL語(yǔ)言來(lái)描述和仿真。這樣，軟件設(shè)計(jì)人員也同樣可以借助HDL語(yǔ)言，設(shè)計(jì)出符合要求的硬件系統(tǒng)。不僅如此，利用HDL語(yǔ)言來(lái)設(shè)計(jì)系統(tǒng)硬件與利用傳統(tǒng)方法設(shè)計(jì)系統(tǒng)硬件相比，還帶來(lái)了許多突出的優(yōu)點(diǎn)。它是硬件設(shè)計(jì)領(lǐng)域的一次變革，對(duì)系統(tǒng)的硬件設(shè)計(jì)將產(chǎn)生巨大的影響。在本章將詳細(xì)介紹這種硬件設(shè)計(jì)方法的變化。電子系統(tǒng)所謂電子系統(tǒng)，通常是指由若干相互聯(lián)接、相互作用的基本電路組成的具有特定功能的電路整體。電子系統(tǒng)有大有小、大到航天飛機(jī)的測(cè)控系統(tǒng)、小到出租車計(jì)價(jià)器，它們都是電子系統(tǒng)?？梢愿爬ǖ刂v，凡是可以完成一個(gè)特定功能的完整的電子裝置都可稱為電子系統(tǒng)。電子系統(tǒng)組成從組成來(lái)看，一個(gè)電子系統(tǒng)一般包括模擬系統(tǒng)——傳感、高低頻放大、模／數(shù)、數(shù)／模變換以及執(zhí)行機(jī)構(gòu)等；數(shù)字系統(tǒng)——信息處理、決策、控制。但是，對(duì)于軟硬結(jié)合的電子系統(tǒng)而言，它的信息處理、決策與控制部分大部分可內(nèi)含有CPU的微處理機(jī)(如單片機(jī))的電子系統(tǒng)來(lái)實(shí)現(xiàn)。所以從組成來(lái)講，一般可以把電子系統(tǒng)看成由兩大部分組成：模擬子系統(tǒng)和數(shù)字子系統(tǒng)。數(shù)字系統(tǒng)是對(duì)數(shù)字信息進(jìn)行存儲(chǔ)、傳輸、處理的電子系統(tǒng)一般由若干數(shù)字電路和邏輯功能部件組成，并由一個(gè)控制部件統(tǒng)一指揮。邏輯部件擔(dān)負(fù)系統(tǒng)的局部任務(wù)，完成子系統(tǒng)的功能。數(shù)字系統(tǒng)可以是一個(gè)獨(dú)立的實(shí)用裝置，如數(shù)字表、數(shù)字計(jì)算機(jī)等；也可以是一個(gè)具有特定性能的邏輯部件，如計(jì)算機(jī)中的內(nèi)存板，數(shù)字表中的主控板等。不論它們的復(fù)雜程度如何，規(guī)模大小怎樣，其實(shí)質(zhì)而言仍是數(shù)字邏輯問(wèn)題。實(shí)際上是對(duì)數(shù)字量的存儲(chǔ)、傳輸和處理的過(guò)程。數(shù)字系統(tǒng)vs模擬系統(tǒng)數(shù)字系統(tǒng)與模擬系統(tǒng)相比，具有如下特點(diǎn)。①穩(wěn)定性。數(shù)字系統(tǒng)所加工處理的信息是離散的數(shù)字量，對(duì)用來(lái)構(gòu)成系統(tǒng)的電子元器件要求不高，即能以較低的硬件實(shí)現(xiàn)較高的性能。②精確性。數(shù)字系統(tǒng)中可用增加數(shù)據(jù)位數(shù)或長(zhǎng)度來(lái)達(dá)到數(shù)據(jù)處理和傳輸?shù)木_度。③可靠性。數(shù)字系統(tǒng)中可采用檢錯(cuò)、糾錯(cuò)和編碼等信息冗余技術(shù)，以及多機(jī)并行工作等硬件冗余技術(shù)來(lái)提高系統(tǒng)的可靠性。④模塊化。把系統(tǒng)分成不同功能模塊，由相應(yīng)的功能部件來(lái)實(shí)現(xiàn)，從而使系統(tǒng)的設(shè)計(jì)、試制、生產(chǎn)、調(diào)試和維護(hù)都十分方便?；緮?shù)字系統(tǒng)結(jié)構(gòu)1.1傳統(tǒng)的系統(tǒng)硬件設(shè)計(jì)方法

在計(jì)算機(jī)輔助電子系統(tǒng)設(shè)計(jì)出現(xiàn)以前，人們一直采用傳統(tǒng)的硬件電路設(shè)計(jì)方法來(lái)設(shè)計(jì)系統(tǒng)的硬件。這種硬件設(shè)計(jì)方法主要有以下幾個(gè)主要特征。?采用自下至上（BottomUP）的設(shè)計(jì)方法?采用通用的邏輯元、器件?

在系統(tǒng)硬件設(shè)計(jì)的后期進(jìn)行仿真和調(diào)試?主要設(shè)計(jì)文件是電原理圖自下至上的硬件電路設(shè)計(jì)方法的主要步驟1、根據(jù)系統(tǒng)對(duì)硬件的要求，詳細(xì)編制技術(shù)規(guī)格書(shū)，并畫(huà)出系統(tǒng)控制流圖；2、根據(jù)技術(shù)規(guī)格書(shū)和系統(tǒng)控制流圖，對(duì)系統(tǒng)的功能進(jìn)行細(xì)化，合理地劃分功能模塊，并畫(huà)出系統(tǒng)的功能框圖；3、進(jìn)行各功能模塊的細(xì)化和電路設(shè)計(jì)；4、各功能模塊電路設(shè)計(jì)、調(diào)試完成后，將各功能模塊的硬件電路連接起來(lái)再進(jìn)行系統(tǒng)的調(diào)試，最后完成整個(gè)系統(tǒng)的硬件設(shè)計(jì)。

從上述設(shè)計(jì)過(guò)程我們可以看到，系統(tǒng)硬件的設(shè)計(jì)是從選擇具體元、器件開(kāi)始的，并用這些元、器件進(jìn)行邏輯電路設(shè)計(jì)，完成系統(tǒng)各獨(dú)立功能模塊設(shè)計(jì)，然后再將各功能模塊連接起來(lái)，完成整個(gè)系統(tǒng)的硬件設(shè)計(jì)。上述過(guò)程從最底層開(kāi)始設(shè)計(jì)，直至到最高層設(shè)計(jì)完畢，故將這種設(shè)計(jì)方法稱為自下至上的設(shè)計(jì)方法。用自下至上的設(shè)計(jì)方法設(shè)計(jì)一個(gè)三人表決器第一步，選擇邏輯元、器件。我們選擇與非門(mén)。第二步，進(jìn)行電路設(shè)計(jì)。列真值表畫(huà)卡諾圖化簡(jiǎn)并寫(xiě)出邏輯函數(shù)表達(dá)式畫(huà)邏輯電路圖組合邏輯電路設(shè)計(jì)方法（補(bǔ)充）設(shè)計(jì)步驟：（1）建立描述邏輯問(wèn)題的真值表①分析題目所給的條件②找出問(wèn)題的條件與目的及因果關(guān)系③確定輸入、輸出變量④列出真值表（2）由真值表寫(xiě)出邏輯函數(shù)表達(dá)式；(如：用最小項(xiàng)積之和的形式）（3）對(duì)輸出邏輯函數(shù)進(jìn)行化簡(jiǎn)（4）畫(huà)出邏輯電路圖

課本的例子設(shè)計(jì)一個(gè)六進(jìn)制計(jì)數(shù)器畫(huà)出狀態(tài)轉(zhuǎn)換圖系統(tǒng)分析畫(huà)出狀態(tài)轉(zhuǎn)換表，發(fā)現(xiàn)Q2當(dāng)前的輸出是Q1前一個(gè)狀態(tài)的輸出，而Q1當(dāng)前的輸出就是Q0前一個(gè)狀態(tài)的輸出。Q2當(dāng)前的輸出是Q1前一個(gè)狀態(tài)的輸出，而Q1當(dāng)前的輸出就是Q0前一個(gè)狀態(tài)的輸出。這樣，Q2和Q1采用D觸發(fā)器。選定觸發(fā)器類型Q0的輸出關(guān)系復(fù)雜一些，就必須選用JK觸發(fā)器，并且利用Q1、Q2的輸出作為約束條件，經(jīng)組合邏輯電路作為Q0的J

、K輸入。（選擇JK觸發(fā)器的理由：JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)功能，在各類集成觸發(fā)器中，JK觸發(fā)器的功能最為齊全。實(shí)際應(yīng)用中，具有很強(qiáng)的通用性）狀態(tài)方程JK觸發(fā)器設(shè)計(jì)1010000000

11狀態(tài)方程驅(qū)動(dòng)方程JK觸發(fā)器真值表驅(qū)動(dòng)方程原理圖畫(huà)出狀態(tài)轉(zhuǎn)換圖填寫(xiě)狀態(tài)轉(zhuǎn)換真值表次態(tài)卡諾圖選定觸發(fā)器類型求出輸出方程、狀態(tài)方程和驅(qū)動(dòng)方程畫(huà)電路圖

時(shí)序邏輯電路設(shè)計(jì)步驟（補(bǔ)充）1.2利用硬件描述語(yǔ)（HDL）的硬件電路設(shè)計(jì)方法

代表性的硬件電路描述語(yǔ)言：VHDL語(yǔ)言，VerilogHDL語(yǔ)言。

硬件描述語(yǔ)言：就是可以描述硬件電路的功能，信號(hào)連接關(guān)系及定時(shí)關(guān)系的語(yǔ)言。它能比電原理圖更有效地表示硬件電路的特性。硬件描述語(yǔ)言HDL，是一種用形式化方法描述數(shù)字電路和系統(tǒng)的語(yǔ)言。利用這種語(yǔ)言，數(shù)字電路系統(tǒng)的設(shè)計(jì)可以從上層到下層逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來(lái)表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用EDA工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過(guò)自動(dòng)綜合工具轉(zhuǎn)換到門(mén)級(jí)電路網(wǎng)表。接下去，再用專用集成電路ASIC或可編程邏輯器件自動(dòng)布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。VHDL1980年美國(guó)國(guó)防部開(kāi)始開(kāi)發(fā)1987IEEE標(biāo)準(zhǔn)化IEEE-1076-19871993修訂IEEE-1076-1993提供從門(mén)級(jí)到系統(tǒng)級(jí)的硬件建模VHSIC

HardwareDescriptionLanguageVeryHighSpeedIntegratedCircuitVHDL語(yǔ)言程序的五個(gè)組成部分庫(kù)說(shuō)明包集合說(shuō)明實(shí)體說(shuō)明構(gòu)造體描述配置語(yǔ)句庫(kù)存放已編譯的實(shí)體、構(gòu)造體、包集合、和配置。相當(dāng)于書(shū)庫(kù)。包集合存放各設(shè)計(jì)模塊能共享的數(shù)據(jù)類型、常數(shù)和子程序。相當(dāng)于書(shū)架。實(shí)體用于說(shuō)明所設(shè)計(jì)的系統(tǒng)的外部接口信號(hào)。構(gòu)造體用于描述系統(tǒng)內(nèi)部的結(jié)構(gòu)和行為。配置用于從庫(kù)中選取所需單元來(lái)組成系統(tǒng)設(shè)計(jì)的不同版本。基本單元LIBRARY庫(kù)名；USE庫(kù)名.包集合名.項(xiàng)目名;ENTITY

實(shí)體名

IS

[類屬參數(shù)說(shuō)明]；

[端口說(shuō)明]；END

ENTITY實(shí)體名；ARCHITECTURE

構(gòu)造體名

OF實(shí)體名

IS

[定義語(yǔ)句]內(nèi)部信號(hào)，常數(shù)，數(shù)據(jù)類型，函數(shù)等的定義；BEGIN

[處理語(yǔ)句]；END

ARCHITECTURE構(gòu)造體名；VHDL語(yǔ)言程序書(shū)寫(xiě)基本格式1.2.1電原理圖表示與VHDL語(yǔ)言描述的比較二選一選擇器1.2.2利用HDL語(yǔ)言設(shè)計(jì)系統(tǒng)硬件的特點(diǎn)?采用自上至下（TopDown）的設(shè)計(jì)方法?系統(tǒng)中可大量采用ASIC芯片?

采用系統(tǒng)早期仿真?降低了硬件電路設(shè)計(jì)難度?主要設(shè)計(jì)文件是用HDL語(yǔ)言編寫(xiě)的源程序1.2.3采用自上至下（TopDown）的設(shè)計(jì)方法

所謂自上至下的設(shè)計(jì)方法，就是從系統(tǒng)總體要求出發(fā)，自上至下地逐步將設(shè)計(jì)內(nèi)容細(xì)化，最后完成系統(tǒng)硬件的整體設(shè)計(jì)。

在利用HDL的硬件設(shè)計(jì)方法中，設(shè)計(jì)者將自上至下分成3個(gè)層次對(duì)系統(tǒng)硬件進(jìn)行設(shè)計(jì)。第一層次：行為描述。第二層次：RTL方式描述。第三層次：邏輯綜合。行為描述(Behaviour)

行為描述，實(shí)質(zhì)上就是對(duì)整個(gè)系統(tǒng)的數(shù)學(xué)模型的描述。對(duì)系統(tǒng)進(jìn)行行為描述的目的是試圖在系統(tǒng)設(shè)計(jì)的初始階段，通過(guò)對(duì)系統(tǒng)行為描述的仿真來(lái)發(fā)現(xiàn)設(shè)計(jì)中存在的問(wèn)題。在行為描述階段，并不真正考慮其實(shí)際的操作和算法用什么方法來(lái)實(shí)現(xiàn)?？紤]更多的是系統(tǒng)的結(jié)構(gòu)及其工作過(guò)程是否能達(dá)到系統(tǒng)設(shè)計(jì)規(guī)格書(shū)的要求。

下面以六進(jìn)制計(jì)數(shù)器為例，說(shuō)明一下如何用VHDL語(yǔ)言，以行為方式來(lái)描述它的工作特性。命名規(guī)則和注解的標(biāo)記VHDL語(yǔ)句中大小寫(xiě)是沒(méi)有區(qū)別的，所有語(yǔ)句中用大寫(xiě)字母或小寫(xiě)字母都可以。但有兩種情況例外，這就是用單引號(hào)括起來(lái)的字符和用雙引號(hào)括起來(lái)的字符串，這時(shí)大寫(xiě)字母和小寫(xiě)字母是有區(qū)別的。

在VHDL語(yǔ)言中所使用的名字（名稱），如信號(hào)名、實(shí)體名，構(gòu)造體名、變量名等，在命名時(shí)應(yīng)遵守如下規(guī)則：

1）名字的最前面應(yīng)該是英文字母；

2）能使用的字符只有英文字母、數(shù)字和短下劃線“_”

；

3）不能連續(xù)使用“_”符號(hào)，在名字的最后也不能使用“_”

。

4）其注釋從兩個(gè)短劃線“--”符號(hào)開(kāi)始到該項(xiàng)末尾（回車、換行符）結(jié)束。行為描述舉例

該段VHDL語(yǔ)言程序勾畫(huà)出了六進(jìn)制計(jì)數(shù)器的輸入輸出引腳和內(nèi)部計(jì)數(shù)過(guò)程的計(jì)數(shù)狀態(tài)變化時(shí)序和關(guān)系。這實(shí)際上是計(jì)數(shù)器工作模型的描述。當(dāng)該程序仿真通過(guò)后，說(shuō)明六進(jìn)制計(jì)數(shù)器模型是正確的。在此基礎(chǔ)上再改寫(xiě)該程序，使其語(yǔ)句表達(dá)式易于用邏輯元件來(lái)實(shí)現(xiàn)。這是第二層次所要做的工作。RTL(RegisterTranslation)方式描述

RTL方式描述稱為寄存器傳輸描述（又稱數(shù)據(jù)流描述）。如前所述，用行為方式描述的系統(tǒng)結(jié)構(gòu)的程序，其抽象程度高，是很難直接映射到具體邏輯元件結(jié)構(gòu)的硬件實(shí)現(xiàn)的。要想得到硬件的具體實(shí)現(xiàn)，必須將行為方式描述的VHDL語(yǔ)言程序改寫(xiě)為RTL方式描述的VHDL語(yǔ)言程序。也就是說(shuō)，系統(tǒng)采用RTL方式描述，才能導(dǎo)出系統(tǒng)的邏輯表達(dá)式，才能進(jìn)行邏輯綜合。當(dāng)然，這里所說(shuō)的“可以”進(jìn)行邏輯綜合是有條件的，它是針對(duì)某一特定的邏輯綜合工具而言的。

下面仍以六進(jìn)制計(jì)數(shù)器為例，說(shuō)明一下如何用VHDL語(yǔ)言，以RTL方式來(lái)描述它的工作特性。

在該例中，JK觸發(fā)器、D觸發(fā)器、與門(mén)和或非門(mén)都已在庫(kù)WORK.NEW.ALL中定義了，這里可以直接引用。例中的構(gòu)造體直接描述了它們之間的連接關(guān)系。與行為描述比較RTL方式描述更趨于實(shí)際電路的描述。

在把行為方式描述的程序改寫(xiě)為RTL方式描述的程序時(shí)，編程人員必須深入了解邏輯綜合工具的詳細(xì)說(shuō)明和具體規(guī)定，這樣才能編寫(xiě)出合格的RTL方式描述的程序。在完成編寫(xiě)RTL方式的描述程序以后，再用仿真工具對(duì)RTL方式描述的程序進(jìn)行仿真。如果通過(guò)這一步仿真，那么就可以利用邏輯綜合工具進(jìn)行綜合了。邏輯綜合（LogicSynthesis)

邏輯綜合這一階段是利用邏輯綜合工具，將RTL方式描述的程序轉(zhuǎn)換成用基本邏輯元件表示的文件（門(mén)級(jí)網(wǎng)絡(luò)表）。由邏輯綜合工具產(chǎn)生門(mén)級(jí)網(wǎng)絡(luò)表后，在最終完成硬件設(shè)計(jì)時(shí)，還可以有兩種選擇。第一種是由自動(dòng)布線程序?qū)⒕W(wǎng)絡(luò)表轉(zhuǎn)換成相應(yīng)的ASIC芯片的制造工藝，做出ASIC芯片。第二種是將網(wǎng)絡(luò)表轉(zhuǎn)換成FPGA（現(xiàn)成可編程門(mén)陣列）的編程碼點(diǎn)，利用FPGA完成硬件電路設(shè)計(jì)。

結(jié)論：在用HDL語(yǔ)言設(shè)計(jì)系統(tǒng)硬件時(shí)，無(wú)論是設(shè)計(jì)一個(gè)局部電路，還是設(shè)計(jì)由多塊插件板組成的復(fù)雜系統(tǒng)，上述自上至下的3個(gè)層次（的設(shè)計(jì)步驟是必不可少的。第一層次：行為描述。第二層次：RTL方式描述。第三層次：邏輯綜合。自上至下設(shè)計(jì)系統(tǒng)硬件的過(guò)程規(guī)格設(shè)計(jì)行為級(jí)描述行為級(jí)仿真RTL級(jí)描述RTL級(jí)仿真邏輯綜合、優(yōu)化門(mén)級(jí)仿真、定時(shí)檢查輸出門(mén)級(jí)網(wǎng)表

由設(shè)計(jì)過(guò)程可知，從總體行為設(shè)計(jì)開(kāi)始到最終邏輯綜合，形成網(wǎng)絡(luò)表為止，每一步都要進(jìn)行仿真檢查，這樣有利于盡早發(fā)現(xiàn)系統(tǒng)設(shè)計(jì)中存