微機(jī)原理與接口技術(shù)-觸發(fā)器_第1頁(yè)
微機(jī)原理與接口技術(shù)-觸發(fā)器_第2頁(yè)
微機(jī)原理與接口技術(shù)-觸發(fā)器_第3頁(yè)
微機(jī)原理與接口技術(shù)-觸發(fā)器_第4頁(yè)
微機(jī)原理與接口技術(shù)-觸發(fā)器_第5頁(yè)
已閱讀5頁(yè),還剩28頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

相關(guān)基本邏輯電同濟(jì)大學(xué)觸發(fā)觸發(fā)器的功能:在輸入信號(hào)的作用下,它能夠從一種狀態(tài)(0或110觸發(fā)器的特點(diǎn):有功能的邏輯部件。輸出狀態(tài)不只與現(xiàn);基本R-S觸發(fā)組成:用2個(gè)與非門(或或非門)構(gòu)RRD—SD—直接置位直接復(fù)位&&Q,Q輸出0111&&110111&&11 011111 0&&101設(shè)計(jì)電路時(shí)此種情應(yīng)避 1(復(fù)位 01101100指RD、SD同時(shí)從00變11時(shí),輸出端狀態(tài)不R-S觸發(fā)器特點(diǎn)具有兩個(gè)穩(wěn)態(tài)(Q=0,Q=1或Q=1,Q=0),稱為可觸發(fā)使之翻轉(zhuǎn)(使RD、SD之一為0時(shí)可翻轉(zhuǎn)具有功能(RD、SD都為1時(shí),保持原來(lái)狀態(tài)同步RS觸aadcbRS“同步”的含義:由時(shí)鐘CP決定R、S能否對(duì)輸出端起控制作用RSCPR11110 CPR11110 Q0不說(shuō)保&&&&&&觸發(fā)器功能 時(shí)鐘控制電平觸發(fā)的D觸發(fā)RRS1&&&&CPR11110 Q0不說(shuō)保其他兩種情況不會(huì)出時(shí)鐘控制電平觸發(fā)的D觸發(fā)&&功能1功能110D01Q01QD觸發(fā)數(shù)功&&&&&11CP=1時(shí)CP=1時(shí)QCP=0時(shí)保持原時(shí)鐘控制電平觸發(fā)的D觸發(fā)DD&&&&DD&&&&1DD符維持阻塞型D觸發(fā)BABA DCDCDDZFE FE 符觸發(fā)方式:邊沿觸(觸發(fā)方式:邊沿觸(時(shí)鐘上升沿觸發(fā)功能表說(shuō)明時(shí),Q保持不功能DQD維持阻塞型D觸發(fā)

QDQDD功能表D功能表說(shuō)明主C主CQFCQ 主從型J-K觸發(fā)器工作波形JKJK0001010111JKQQ狀轉(zhuǎn)接收信0置清置清翻翻D觸發(fā)器應(yīng)用舉例D觸發(fā)器功D觸發(fā)器功時(shí)用D觸發(fā)器將一個(gè)時(shí)鐘進(jìn)行2分D10D10 RDRD、SD不用時(shí),甩空或通4.7k的電阻吊高電頻率FQ用2個(gè)2分頻器級(jí)聯(lián)組成一個(gè)4DDDDF2QF2Q=F1Q/2=數(shù)碼寄存 &&&&DDDD

&&&&DDDD

(CP移位寄存Q Q2Q Q Q2Q QD2QQ

QQ0 CP并入初態(tài)QQQ

=QQ101011011110110100100000000000000000左移過(guò)D0=0D1=Q0D2=Q1D3=左移過(guò)

計(jì)數(shù)異步計(jì)數(shù)器的特點(diǎn):在異步計(jì)數(shù)器,有的觸發(fā)器直接受輸入計(jì)數(shù)脈沖控制,有的觸發(fā)器則是把其它觸發(fā)器的輸出信號(hào)作為自己的時(shí)鐘脈沖,因此各個(gè)觸發(fā)器狀態(tài)變換的時(shí)間先后不一,故被稱為“異步計(jì)數(shù)器”。例:三位二進(jìn)制異步加法計(jì)數(shù)器D1D1D2D0計(jì)數(shù)D2D200Q0Q10 0 111 001010101010D1D0沖結(jié)論各觸發(fā)器間時(shí)鐘不一致所以稱異步計(jì)數(shù)器Q2Q1Q0各位間為二進(jìn)制關(guān)系(或上叫上行計(jì)數(shù)0半加A---加數(shù);B---被加數(shù);S---本位和;C---進(jìn)位(2)列出真值真ACS0000010110011110半加器邏輯電路ABAB半加&S=AB+AB=AB 邏輯符一位全加本位加

AnAAn

本位

由兩個(gè)半加器可以構(gòu)nSnAn

Cn- (AnBn)·Cn-

AnBnCn-n-

CnAB

B)·低位向本位的進(jìn)

本位向的進(jìn)多位全加例:用4個(gè)全加器構(gòu)成一個(gè)4位二進(jìn)制加法

3-8異或F B

AB

AB 集成邏輯

TTL、I2L、按器件類型按集成度

雙極型集成邏輯MOS集成邏輯LSI(〈104個(gè)等效門)VLSI(>104個(gè)以上等效門

TTL電路的特是0.4VCMOS電路的特1、功耗?。篊MOS門工作時(shí),總是一管導(dǎo)通另一管截止,因而幾乎由電源吸取電流其功耗極2、CMOS集成電路功耗 發(fā)熱量小,集成度可大大提3、抗幅射能力強(qiáng),MOS管是多數(shù)載流子工作,射線輻射對(duì)多數(shù)載流子4、電壓范圍寬:CMOS門電路輸出高電平VOH≈VDD,低電平VOL≈0V5、輸出驅(qū)動(dòng)電流比較大:扇出能力較大,一般可以大于6、在使用和存放時(shí)應(yīng)注意靜 ,焊接時(shí)電烙鐵應(yīng)接地良返組合邏輯電路中的競(jìng)爭(zhēng)與在組合電路中,某一輸入變量經(jīng)不同途徑傳輸后,由于門電路的傳輸延遲時(shí)間的不同,則到達(dá)電路中某一會(huì)合點(diǎn)的時(shí)間有先有后,這種現(xiàn)象稱為競(jìng)爭(zhēng)。&1 &1 AFFFAA

正脈沖--“1”型由于競(jìng)爭(zhēng)而使電路輸出出現(xiàn)不符合門電路穩(wěn)態(tài)下的邏輯功能的現(xiàn)象,即出現(xiàn)了尖峰脈沖(毛刺),這種現(xiàn)象稱為。組合邏輯電路中的競(jìng)爭(zhēng)與&1&1&B F FAB 當(dāng)B=C=1時(shí)

FA

A

負(fù)脈沖--“0

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論