高職高專數(shù)字電路5、組合邏輯電路

第五章組合邏輯電路【本章講授主要內(nèi)容】

1.組合邏輯電路在電路結(jié)構(gòu)和邏輯功能上的特點(diǎn)；

2.組合邏輯電路的設(shè)計(jì)方法；

3.常用中規(guī)模集成的組合電路器件的應(yīng)用；

4.競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象及其成因，消除競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象的方法。

【本章重點(diǎn)難點(diǎn)】

1.重點(diǎn)：組合邏輯電路的分析方法和設(shè)計(jì)方法

2.難點(diǎn)：組合邏輯電路的設(shè)計(jì)方法第一節(jié)組合邏輯電路的分析邏輯電路一、組合邏輯電路的特點(diǎn)

1.組合邏輯電路的一般框圖n個(gè)輸入共有2n種可能的組合狀態(tài)。ｍ個(gè)輸出可用ｍ個(gè)邏輯函數(shù)來(lái)描述。輸入與輸出的關(guān)系：其中ｉ＝1,2，…，ｍ2.組合邏輯電路的特點(diǎn)（1）電路中不存在輸出端到輸入端的反饋通路。（2）電路主要由各種門電路組合而成，其中不包含存儲(chǔ)信息的記憶元件。（3）電路的輸入狀態(tài)確定后，輸出狀態(tài)便被唯一地確定。輸出變量是輸入變量的輪回函數(shù)。（4）電路的輸出狀態(tài)不影響輸入狀態(tài)，電路的歷史狀態(tài)也不影響輸出狀態(tài)。二、組合邏輯電路分析方法組合邏輯電路邏輯表達(dá)式最簡(jiǎn)表達(dá)式真值表確定電路功能推導(dǎo)化簡(jiǎn)列表分析【例題1】分析如圖所示電路的邏輯功能。

解：（1）由G1，G2，G3各個(gè)門電路的輸入、輸出關(guān)系，推出整個(gè)組合邏輯電路的表達(dá)式：1&1oZ1Z2ABCG1G2G3F（2）對(duì)該函數(shù)表達(dá)式進(jìn)行化簡(jiǎn)：（3）根據(jù)化簡(jiǎn)后的函數(shù)表達(dá)式，列出真值表。ABCZ1Z2F000001010011100101110111010000000000000010000001真值表（4）由真值表分析組合邏輯電路的邏輯功能，當(dāng)A、B、C三個(gè)輸入一致時(shí)，輸出為“1”，否則為“0”。所以該電路具有檢測(cè)“輸入不一致”的功能，也稱“不一致電路”?！纠}2】試分析如圖所示的組合邏輯電路的功能。ABG1G2G4G5G3Z1Z2Z3CS解：（1）推出邏輯表達(dá)式（2）對(duì)該邏輯表達(dá)式進(jìn)行化簡(jiǎn)（3）根據(jù)化簡(jiǎn)后的邏輯表達(dá)式列出真值表A

BS

C0001101100101001真值表（4）分析邏輯功能

S為兩加數(shù)相加后的一位和、C為兩加數(shù)相加后的進(jìn)位值。可見(jiàn)，該電路實(shí)現(xiàn)了加法器的功能。由于這種加法器不計(jì)低位來(lái)的進(jìn)位，所以稱“半加器”（HalfAdder）。（5）半加器符號(hào)慣用符號(hào)新標(biāo)準(zhǔn)H.AABSCABSCCO第二節(jié)組合邏輯電路的設(shè)計(jì)一、組合邏輯電路的一般設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)是根據(jù)給定的功能要求，畫出實(shí)現(xiàn)該功能的邏輯電路。其設(shè)計(jì)步驟為：

1.根據(jù)實(shí)際問(wèn)題的邏輯關(guān)系建立真值表。

2.由真值表寫出邏輯函數(shù)表達(dá)式。

3.化簡(jiǎn)邏輯函數(shù)表達(dá)式。

4.根據(jù)邏輯函數(shù)表達(dá)式畫出由門電路組成的邏輯電路圖。問(wèn)題提出真值表邏輯表達(dá)式化簡(jiǎn)變換邏輯圖分析歸納化簡(jiǎn)畫圖二、組合邏輯電路設(shè)計(jì)舉例（一）根據(jù)真值表，設(shè)計(jì)邏輯電路【例題1】根據(jù)表1所示的真值表，設(shè)計(jì)邏輯電路。輸入輸出ABCY00000011010001101001101111011111[解］（1）根據(jù)真值表寫出輸入和輸出的邏輯關(guān)系其方法是：變量取值為1時(shí)，用原變量表示；取值為0時(shí)，用反變量表示，將輸出為1的項(xiàng)相加即為邏輯表達(dá)式。（2）化簡(jiǎn)邏輯表達(dá)式ABC化簡(jiǎn)得：（3）由化簡(jiǎn)后的邏輯函數(shù)表達(dá)式畫出邏輯電路圖用與非門來(lái)實(shí)現(xiàn)：ACBY（二）根據(jù)實(shí)際問(wèn)題設(shè)計(jì)邏輯電路

【例題1】設(shè)計(jì)一個(gè)投票表決器，三個(gè)投票人分別為A、B、C，按規(guī)定只要二人以上同意才能通過(guò)。解：設(shè)投同意票為“1”表示，不同意票為“0”；輸出為“1”表示通過(guò)，為“0”表示不通過(guò)。第一步：由邏輯關(guān)系列出真值表真值表第二步：由真值表寫出邏輯函數(shù)表達(dá)式第三步：化簡(jiǎn)邏輯函數(shù)表達(dá)式◆用卡諾圖化簡(jiǎn)◆用代數(shù)法化簡(jiǎn)如下第四步由化簡(jiǎn)后的邏輯表達(dá)式畫出邏輯電路圖F高電平時(shí)，三極管導(dǎo)通，燈亮；低電平時(shí)三極管截止，燈滅?！纠}2】某汽車駕駛員培訓(xùn)班進(jìn)行結(jié)業(yè)考試。有三名評(píng)判員，其中A為主評(píng)判員，B、C為副評(píng)判員。評(píng)判時(shí)按少數(shù)服從多數(shù)原則，但若主評(píng)判認(rèn)為合格，也可通過(guò)。試用與非門構(gòu)成邏輯電路實(shí)現(xiàn)評(píng)判的規(guī)定。解：（1）根據(jù)邏輯設(shè)計(jì)要求，設(shè)定三個(gè)輸入變量A、B、C，并規(guī)定如下：主評(píng)判A意見(jiàn)：副評(píng)判B意見(jiàn)：A＝1認(rèn)為合格A＝0認(rèn)為不合格B＝1認(rèn)為合格B＝0認(rèn)為不合格副評(píng)判C意見(jiàn)：C＝1認(rèn)為合格C＝0認(rèn)為不合格Y＝1認(rèn)為通過(guò)Y＝0認(rèn)為不通過(guò)設(shè)輸出變量Y：（2）列真值表真值表（3）根據(jù)真值表寫出邏輯表達(dá)式（4）用卡諾圖化簡(jiǎn)（5）畫出邏輯電路圖【例題3】設(shè)計(jì)一個(gè)血型配對(duì)指示器。輸血時(shí)供血者和受血者的血型配對(duì)情況如圖所示，即（1）同一血型之間可以相互輸血；（2）AB型受血者可以接受任何血型的輸出；（3）O型輸血者可以給任何血型的受血者輸血。要求當(dāng)受血者血型與供血者血型符合要求時(shí)綠指示燈亮，否則紅指示燈亮。解：（1）根據(jù)邏輯要求設(shè)定輸入、輸出變量。用變量XY表示供血者代碼。MN表示受血者代碼。代碼設(shè)定如下

XY＝00

A型MN＝00

A型

01

B型01

B型

10

AB型10

AB型

11

O型11

O型設(shè)F1表示綠燈，F(xiàn)2表示紅燈，依題意，可列出邏輯真值表。（2）列出真值表（3）寫出邏輯函數(shù)表達(dá)式F1＝∑m（0,2,5,6,10,12,13,14,15）（4）化簡(jiǎn)邏輯函數(shù)表達(dá)式又F2＝∑m（1,3,4,7,8,9,11）由此得到：設(shè)輸入既有原變量又有反變量【例題4】有一火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感、紫外光感三種不同類型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中有兩種或兩種以上類型的探測(cè)器發(fā)出火災(zāi)探測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警控制信號(hào)，試設(shè)計(jì)產(chǎn)生報(bào)警控制信號(hào)的電路。［解］（1）根據(jù)邏輯要求設(shè)置邏輯輸入、輸出變量。用A、B、C分別代表煙感、溫感、紫外光感三種探測(cè)器的探測(cè)輸出信號(hào)，作為報(bào)警控制電路的輸入變量，以“1”表示高電平，“0”表示低電平，高電平表示有火災(zāi)報(bào)警，低電平表示無(wú)火災(zāi)報(bào)警；

F為報(bào)警控制電路的輸出，以“1”表示高電平，“0”表示低電平，同樣高電平表示有火災(zāi)報(bào)警，低電平表示無(wú)火災(zāi)報(bào)警。（2）列出邏輯真值表由真值表可得邏輯函數(shù)表達(dá)式：

（3）利用卡諾圖化簡(jiǎn)（4）畫出邏輯電路圖ABCF用與非門實(shí)現(xiàn)邏輯電路圖【例題5】設(shè)A、B、C、D、E、F六名學(xué)生中選送若干名出國(guó)留學(xué)，人選的配備要求如下：（1）A、B二人中至少去1人；（2）A、D不能一起去；（3）A、E、F三人中要派二人去；（4）B、C兩人中都去或都不去；（5）C、D兩人中只能去1人；（6）若D不去，則E也不去。請(qǐng)問(wèn)應(yīng)選哪幾位學(xué)生去？

［解］設(shè)A、B、C、D、E、F選上為1，選不上為0。則由條件（1）得由條件（1）真值表?xiàng)l件（2）真值表?xiàng)l件（3）真值表?xiàng)l件（4）真值表?xiàng)l件（5）真值表?xiàng)l件（6）真值表要滿足上述6個(gè)條件，應(yīng)將6個(gè)式子相與，即整理得：可見(jiàn)各變量取值為：

A＝1、B＝1、C＝1、D＝0、E＝0、F＝1時(shí)滿足上式關(guān)系。即應(yīng)選派A、B、C、F四位學(xué)生出國(guó)留學(xué)。【例題6】設(shè)計(jì)一個(gè)組合邏輯電路，輸入為一個(gè)4位二進(jìn)制數(shù)，當(dāng)輸入能被2或3整除時(shí)，要求輸出為高電平，不能被2或3整除時(shí)輸出為低電平。［解］設(shè)輸入的4位二進(jìn)制數(shù)為B3B2B1B0，輸出為Y。（1）列出電路的真值表（2）將真值表轉(zhuǎn)換為卡諾圖并化簡(jiǎn)得（3）畫邏輯電路圖YB0B1B2B3【例題7】某裝置有A、B、C三個(gè)輸入端，接收3位二進(jìn)制數(shù)。當(dāng)收到二進(jìn)制數(shù)能被十進(jìn)制數(shù)3或6整除時(shí)，輸出為1，否則輸出為0。要求：（1）列出該裝置輸入輸出的真值表；（2）寫出最小項(xiàng)邏輯表達(dá)式；（3）采用“與非門”和“非”門，畫出邏輯電路圖。［解］（1）真值表（2）最小項(xiàng)邏輯表達(dá)式（3）畫邏輯電路圖ABCY【例題8】用與非門設(shè)計(jì)四變量的多數(shù)表決電路。當(dāng)輸入變量A、B、C、D有3個(gè)或3個(gè)以上為1時(shí)輸出為1，輸入為其他狀態(tài)時(shí)輸出為0。（1）列出輸入輸出的真值表；（2）寫出最小項(xiàng)邏輯表達(dá)式；（3）采用“與非門”，畫出邏輯電路圖。［解］（1）列出真值表A

B

C

DYA

B

C

DY0

0

0

00

0

0

10

0

1

00

0

1

10

1

0

00

1

0

10

1

1

00

1

1

1000000011

0

0

01

0

0

11

0

1

01

0

1

11

1

0

01

1

0

11

1

1

01

1

1

100010111真值表（2）寫出最小項(xiàng)邏輯表達(dá)式（3）化簡(jiǎn)邏輯函數(shù)，用與非門實(shí)現(xiàn)，畫電路圖&o&o&o&o&oYABCD【例題9】有一水箱由大、小兩臺(tái)水泵ML和MS供水，如圖所示。水箱中設(shè)置了3個(gè)水位檢測(cè)元件A、B、C。水面低于檢測(cè)元件時(shí)，檢測(cè)元件給出高電平；水面高于檢測(cè)元件時(shí)，水面給出低電平?，F(xiàn)要求水位超過(guò)C點(diǎn)時(shí)水泵停止工作；水位低于C點(diǎn)而高于B點(diǎn)時(shí)MS單獨(dú)工作；水位低于B點(diǎn)而高于A點(diǎn)時(shí)ML單獨(dú)工作；水位低于A點(diǎn)時(shí)ML和MS同時(shí)工作。試用門電路設(shè)計(jì)一個(gè)控制兩臺(tái)水泵的邏輯電路，要求電路盡量簡(jiǎn)單。解(1)根據(jù)工程問(wèn)題抽象出邏輯問(wèn)題，并作出邏輯規(guī)定(即邏輯賦值)

設(shè)：輸入變量為A、B、C，輸出變量為MS、ML。

A：水位高于A點(diǎn)為0，反之為1B：水位高于B點(diǎn)為0，反之為1C：水位高于C點(diǎn)為0，反之為1MS：工作為1，反之為0ML：工作為1，反之為0［解］（2）列出邏輯真值表A

B

CMS

ML0

0

00

0

10

1

00

1

11

0

01

0

11

1

01

1

10

01

0×

×0

1×

××

××

×1

1真值表真值表中的為約束項(xiàng)，（3）利用卡諾圖化簡(jiǎn)：010×××1×00

01

11

1001ABCMS001×××1×00

01

11

1001ABCML（4）畫邏輯電路圖1&1OMSABCML【例題10】設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈工作狀態(tài)的邏輯電路。每一組信號(hào)燈由紅、黃、綠三盞燈組成，如圖所示。正常工作情況下，任何時(shí)刻必有一盞燈點(diǎn)亮，而且只允許一盞燈亮。而當(dāng)出現(xiàn)其他狀態(tài)時(shí)，電路發(fā)生故障，這時(shí)要求發(fā)出故障信號(hào)，以提醒維護(hù)人員前去修理。［解］（1）首先進(jìn)行邏輯抽象取紅、黃、綠三盞燈的狀態(tài)為輸入變量，分別用R、A、G表示；取故障信號(hào)為輸出變量，以Y表示。規(guī)定：燈亮?xí)r（R、A、G）為1不亮?xí)r（R、A、G）為0正常工作狀態(tài)（Y）為0發(fā)生故障時(shí)（Y）為1（2）根據(jù)題意列出邏輯真值表R

A

GY0

0

00

0

10

1

00

1

11

0

01

0

11

1

01

1

110010111

真值表（3）寫出邏輯函數(shù)式并化簡(jiǎn)1010011100

01

11

1001RAG（4）根據(jù)化簡(jiǎn)結(jié)果畫出邏輯電路圖與－或表達(dá)式與－非表達(dá)式&o&o&o&o1o1o1o&oRAGY

第三節(jié)組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)一、競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及其產(chǎn)生原因1.競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象前面分析設(shè)計(jì)組合電路時(shí)，都是在信號(hào)穩(wěn)態(tài)情況下討論的，實(shí)際電路工作時(shí)，信號(hào)變化需要時(shí)間，門電路對(duì)信號(hào)也產(chǎn)生一定的延時(shí)，而各個(gè)門的延時(shí)不盡相同，因此若干個(gè)彼此獨(dú)立的輸入信號(hào)就不可能恰好同時(shí)變化，即使同一信號(hào)經(jīng)過(guò)不同的通路到達(dá)某個(gè)門的輸入端也會(huì)有先有后，于是產(chǎn)生時(shí)差，這種現(xiàn)象稱為競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)就有可能使電路的輸出信號(hào)在變化過(guò)程中出現(xiàn)非正常的干攏脈沖（又稱毛刺），有時(shí)會(huì)影響電路的正常工作，這種現(xiàn)象稱為冒險(xiǎn)現(xiàn)象。如圖電路：AA（1）“0”型冒險(xiǎn)A“1”“0”tpd由于存在門延遲，但由于出現(xiàn)負(fù)尖脈峰，在脈峰期間不滿足稱為“0”型冒險(xiǎn)。如圖所示電路：（2）“1”型冒險(xiǎn)AAA“1”“0”由于傳輸門延遲，使門的輸出出現(xiàn)正尖峰脈沖，電路不滿足正常的邏輯關(guān)系，稱為“1”型冒險(xiǎn)。綜上所述：這種短暫的毛刺信號(hào)僅僅入情入理在輸入信號(hào)發(fā)生變化的瞬間，而在穩(wěn)態(tài)下是不會(huì)發(fā)生的。有0出0，全1出1ABF＝AB01010“1”型冒險(xiǎn)無(wú)冒險(xiǎn)可見(jiàn)當(dāng)兩信號(hào)向相反方向變化時(shí)，產(chǎn)生冒險(xiǎn)。ABF＝A＋B有1出1，全0出0無(wú)冒險(xiǎn)臨界競(jìng)爭(zhēng)臨界競(jìng)爭(zhēng)二、邏輯冒險(xiǎn)和功能冒險(xiǎn)1.邏輯冒險(xiǎn)BY1Y2卡諾圖門2門1

從卡諾圖可以觀察,當(dāng)輸入信號(hào)ABC取值從無(wú)到有000變化到會(huì)010時(shí),對(duì)應(yīng)的穩(wěn)態(tài)函數(shù)值：

F（000）＝F（010）＝1并且AC＝00沒(méi)有變化，只有B信號(hào)由0變化到1，假定門1、門2有傳輸延遲，且時(shí)間相同，則有波形圖：門延遲產(chǎn)生“0”型冒險(xiǎn)其實(shí)我們將不變值A(chǔ)C＝00代入函數(shù)式：說(shuō)明出現(xiàn)“0”型冒險(xiǎn)。這種由門延遲所致冒險(xiǎn)稱為邏輯冒險(xiǎn)。◆◆邏輯冒險(xiǎn)的判定在卡諾圖中只要兩卡諾圈存在相切不相交，就有存在冒險(xiǎn)的可能。

2.功能冒險(xiǎn)由于多個(gè)輸入信號(hào)的變化時(shí)間不一致存在的冒險(xiǎn)現(xiàn)象稱為功能冒險(xiǎn)。如上例中：當(dāng)輸入信號(hào)從000變化到110，由卡諾圖知，在穩(wěn)定狀態(tài)下有F（000）＝F（110）＝1但由于前級(jí)原因，A、B兩信號(hào)的變化不可能絕對(duì)同時(shí)完成，會(huì)出現(xiàn)先后的情況（競(jìng)爭(zhēng)），因此到達(dá)后級(jí)門的輸入端時(shí)間也會(huì)有先后，當(dāng)輸入信號(hào)A、B、C從000變化到110可能有兩種情況：ABC：（000）（110）100010（1）（2）（1）種情況對(duì)應(yīng)的函數(shù)值為0，出現(xiàn)“0”型冒險(xiǎn)；（2）種情況對(duì)應(yīng)的函數(shù)值為1，出現(xiàn)“1”型冒險(xiǎn)。三、冒險(xiǎn)現(xiàn)象的檢查

1.代數(shù)法如果一個(gè)函數(shù)在輸入信號(hào)的某種組合下，輸出函數(shù)出現(xiàn)或的形式，則該電路就可能出現(xiàn)冒險(xiǎn)現(xiàn)象。

【例題1】檢查如圖所示電路是存在冒險(xiǎn)［解］令B＝C＝1則F＝即該電路存在“1”型冒險(xiǎn)?！纠}2】檢查如圖所示電路是否存在冒險(xiǎn)［解］令A(yù)＝B＝0則F＝說(shuō)明存在“0”型冒險(xiǎn)。

2.卡諾圖法將電路的輸出函數(shù)用卡諾圖表示出來(lái)，如發(fā)現(xiàn)卡諾圖中用“1”或“0”格所畫卡諾圈有相切現(xiàn)象，說(shuō)明該電路有可能存在邏輯冒險(xiǎn)。

【例題3】用卡諾圖法判斷如圖電路有無(wú)冒險(xiǎn)［解］畫出輸出函數(shù)的卡諾圖相切，存在冒險(xiǎn)現(xiàn)象四、消除冒險(xiǎn)現(xiàn)象的方法在組合邏輯電路中，出現(xiàn)的冒險(xiǎn)現(xiàn)象，可能導(dǎo)致電路不能正常工作，因此必須避開(kāi)或消除，其方法有：

1.修改邏輯設(shè)計(jì)在原電路中增加一個(gè)多余項(xiàng)，這樣既達(dá)到消除冒險(xiǎn)現(xiàn)象的目的，又不會(huì)改變?cè)娐返倪壿嫻δ?。如在上例電路的卡諾圖中，在具有相切的卡諾圈中，再畫一個(gè)搭接圈將它們搭接起來(lái)。即可消除冒險(xiǎn)現(xiàn)象。2.加選通脈沖3.接入濾波電容第六節(jié)譯碼器一、譯碼器（Decoder）的概念譯碼器是將每一組輸入代碼譯為一個(gè)特定輸出信號(hào)，以表示代碼原意的組合邏輯電路。例如一個(gè)三位二進(jìn)制譯碼器就是一個(gè)能將每一組三位二進(jìn)制代碼按它的原意譯成對(duì)應(yīng)輸出信號(hào)的組合邏輯電路，其典型電路如圖所示。其功能分析過(guò)程如下：（1）由組合邏輯電路推出輸出端的邏輯函數(shù)：

由與非門和非門組成的三位二進(jìn)制譯碼器典型電路（2）由邏輯函數(shù)式可推出其真值表真值表（3）邏輯功能說(shuō)明這是一個(gè)能將三位二進(jìn)制代碼譯成相應(yīng)數(shù)輸出的組合電路。如A2A1A0為000時(shí)，表示三位二進(jìn)制數(shù)碼為0，因此對(duì)應(yīng)的Z0有譯碼信號(hào)輸出；

A2A1A0為001時(shí)，表示三位二進(jìn)制數(shù)碼為1，因此對(duì)應(yīng)的Z1有譯碼信號(hào)輸出；依此類推：Z2、Z3、Z4、Z5、Z6、Z7均在輸入相應(yīng)的二進(jìn)制數(shù)碼時(shí)，輸出為1。同一時(shí)刻，由于只可能輸入一組代碼，因此Z0～Z7只有一個(gè)輸出為1，其余輸出為0。由二極管矩陣構(gòu)成的3線－8線譯碼器二、變量譯碼器變量譯碼器是指將n位二進(jìn)制輸入變量譯成2n個(gè)不同輸出信號(hào)的譯碼器?，F(xiàn)以74138三線－八線譯碼器為例來(lái)說(shuō)明變量譯碼器的邏輯電路構(gòu)成、特點(diǎn)及應(yīng)用。

1.邏輯電路

74138的內(nèi)部邏輯電路如圖所示。輸出為反碼新標(biāo)準(zhǔn)符號(hào)慣用符號(hào)74138是一個(gè)十六腳的雙列直插式集成電路，（16）腳為電源VCC，（8）腳為接地端。74138引腳排列圖2.74138電路的特點(diǎn)（1）輸入緩沖級(jí)在A2、A1、A0三個(gè)輸入端的后面，電路內(nèi)部加了六個(gè)反相器，形成A2、A1、A0的互補(bǔ)信號(hào)，譯碼電路所需的原、反變量均由這六個(gè)門電路提供，稱它們?yōu)锳2、A1、A0的緩沖級(jí)。電路才處于工作狀態(tài)，所以稱G1、為“使能端”的控制端。（2）具有使能端（Enable）當(dāng)EN＝0時(shí)，均為1，即封鎖了譯碼器的輸出，譯碼器處于“禁止”工作狀態(tài)；當(dāng)EN＝1時(shí)，譯碼器被選通，處于“工作”狀態(tài)，由輸入變量A2、A1、A0來(lái)決定的狀態(tài)。由邏輯電路圖可知結(jié)論：使能控制端EN＝1，譯碼器處于工作狀態(tài)；否則EN＝0，所有的輸出為“1”，譯碼器處于禁止?fàn)顟B(tài)。輸出為反碼，即輸出“0”有效，“1”無(wú)效。74138真值表3.74138的應(yīng)用（1）“使能端”的作用①消除譯碼器的尖峰干擾由G1、決定的EN端負(fù)脈沖的到來(lái)若提前于譯碼器輸入的變化，它的撤除則滯后于輸入的變化，就能抑制由于輸入信號(hào)A2、A1、A0變化而產(chǎn)生的尖峰干擾。②擴(kuò)大譯碼器應(yīng)用范圍若將“使能端”作為變量輸入端，進(jìn)行適當(dāng)?shù)慕M合，可以擴(kuò)大譯碼器輸入變量數(shù)。

【例題】將3線－8線譯碼器擴(kuò)展為4線－16線譯碼器。解法一：兩片74138譯碼器擴(kuò)展成4線－16線譯碼器的連線圖工作原理：當(dāng)E＝1時(shí)，片Ⅰ和片Ⅱ均處于禁止態(tài)，均輸出1。當(dāng)E＝0時(shí)，若A3＝0，則片Ⅰ，片Ⅱ的G1＝0，因此片Ⅰ處于工作狀態(tài)，片Ⅱ處于禁止工作狀態(tài)。由A2、A1、A0決定的狀態(tài)；若A3＝1，則片Ⅰ的，片Ⅱ的G1＝1，因此片Ⅰ不工作，片Ⅱ工作，由A3、A2、A1、A0決定解法二：高電平“1”工作原理：當(dāng)輸入A3、A2、A1、A0從0000～0111（0～7）時(shí)，A3始終為0，高位片不工作，低位片工作。當(dāng)輸入A3～A0為1000～1111（8～15）時(shí)，A3始終為1，此時(shí)高位片工作，而低位片不工作。

三、有“使能端”的譯碼器可構(gòu)成數(shù)據(jù)分配器

1.數(shù)據(jù)分配器原理地址輸入數(shù)據(jù)輸入數(shù)據(jù)輸出總線數(shù)據(jù)選擇器數(shù)據(jù)分配器數(shù)據(jù)分配器原理2.用74138譯碼器作數(shù)據(jù)分配器數(shù)據(jù)分配輸出數(shù)據(jù)輸入地址輸入A2A1A0=000D01011010工作原理：

74138譯碼器的“使能端”G1作為數(shù)據(jù)輸入端D，將A2、A1、A0作為地址輸入端，并將、接地，便構(gòu)成一個(gè)8路數(shù)據(jù)選擇器。此電路可根據(jù)輸入地址碼A2、A1、A0的不同，將數(shù)據(jù)分配到不同的輸出端。如當(dāng)A2A1A0＝011時(shí)，數(shù)據(jù)D的輸入信號(hào)就從反相輸出。其原理如下：（1）當(dāng)＝D＝1（高電平）時(shí)，因?yàn)镚1＝100，譯碼器工作，而地址碼A2A1A0＝011，相應(yīng)端有低電平輸出（其余均為高電平1）。即＝0，（與D反相）。（2）當(dāng)G1＝D＝0（高電平）時(shí)，即G1＝000，譯碼器不工作，電路無(wú)輸出，各輸出端均為1，與D反相。如果要使D的信號(hào)同相輸出，有幾種方法：方法一：使G1＝1，＝0，數(shù)據(jù)D從輸入。方法二：使G1＝1，＝0，數(shù)據(jù)D從輸入。10101010地址輸入A2A1A0=000數(shù)據(jù)分配輸出數(shù)據(jù)輸入四、用譯碼器構(gòu)成函數(shù)發(fā)生器譯碼器除可作為“數(shù)據(jù)分配器”外，還可構(gòu)成“函數(shù)發(fā)生器”，用它來(lái)獲得預(yù)定的邏輯函數(shù)。

【例題1】用74138譯碼器產(chǎn)生邏輯函數(shù)解：用與非門配合實(shí)現(xiàn)因?yàn)镕1ABC

【例題2】求如圖所示電路的輸出函數(shù)解：0ABC“1”P1P2輸入輸出關(guān)系由輸入、輸出的關(guān)系，可得：五、碼制變換譯碼器碼制變換譯碼器是將一種代碼形式轉(zhuǎn)換成另一種代碼形式的譯碼器。如設(shè)計(jì)一個(gè)將8421BCD碼轉(zhuǎn)換為十進(jìn)制數(shù)碼的譯碼器，可按組合邏輯電路一般的設(shè)計(jì)步驟進(jìn)行。

1.列出十進(jìn)制數(shù)碼輸出對(duì)應(yīng)于8421BCD碼輸入的真值表。真值表2.由真值表寫出邏輯函數(shù)表達(dá)式

3.利用復(fù)合卡諾圖化簡(jiǎn)W0W1W3W2W4W5W7W6××××W8W9××00

01

11

1000011110A3A2A1A0利用復(fù)合卡諾圖化簡(jiǎn)后的輸出函數(shù)表達(dá)式為：4.由邏輯表達(dá)式畫出邏輯電路圖8421BCD碼轉(zhuǎn)換為十進(jìn)制數(shù)碼譯碼器的邏輯電路圖5.8421BCD/DEC譯碼器7442新標(biāo)準(zhǔn)符號(hào)六、顯示譯碼器在數(shù)字系統(tǒng)中，如數(shù)字儀表、數(shù)字鐘等，常需將測(cè)量數(shù)據(jù)和運(yùn)算結(jié)果用十進(jìn)制數(shù)碼顯示出來(lái)，譯碼顯示電路的功能是將輸入的BCD碼譯成能用于顯示器件的十進(jìn)制數(shù)的信號(hào)，并驅(qū)動(dòng)顯示器顯示數(shù)字。譯碼顯示器通常由譯碼器、驅(qū)動(dòng)器和顯示器三部分組成，結(jié)構(gòu)方框圖如圖所示。譯碼器驅(qū)動(dòng)器顯示器BCD碼

1.數(shù)字顯示器（簡(jiǎn)稱數(shù)碼管）數(shù)碼管有半導(dǎo)體數(shù)碼管、液晶數(shù)碼管和熒光數(shù)碼管。下面以半導(dǎo)體七段數(shù)碼管為例，說(shuō)明顯示器的工作原理。gTS574集成器件（共陰極半導(dǎo)體發(fā)光二極管七段顯示器）oooooooooabcdefgh83124679105

管腳與內(nèi)部電路示意圖（共陰極高電平的線段發(fā)光）1

2

3

4

510

9

8

7

6habGNDfghcGNDdeTS547顯示器

2.譯碼/驅(qū)動(dòng)器顯示器需譯碼/驅(qū)動(dòng)器配合才能完成其顯示功能。與TS547顯示器相配合的典型七段譯碼/驅(qū)動(dòng)器為7448，其集成芯片引腳圖、圖示符號(hào)及功能真值表P113（表5.6.4）所示。慣用符號(hào)新標(biāo)準(zhǔn)符號(hào)BCD－七段顯示譯碼器7448的邏輯圖用7448驅(qū)動(dòng)BS201的連接方法有滅零控制的8位數(shù)碼顯示系統(tǒng)在整數(shù)部分把高位的與低位的相連，在小數(shù)部分將低位的與高位的相連就可以把前、后多余的零熄滅。七、用譯碼器設(shè)計(jì)組合邏輯電路

【例題】試用3線－8線譯碼器74LS138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為解：首先將給定的邏輯函數(shù)化為最小項(xiàng)表達(dá)式，令74LS138的輸入A2＝A、A1＝B、A0＝C，則它的輸出就是上式中的。上式表明，只需在74LS138的輸出端附加4個(gè)與非門，即可得Z1－Z4的邏輯電路。第七節(jié)編碼器為了區(qū)分一系列不同的事物，將其中的每個(gè)事物用一個(gè)二值代碼表示，這就是編碼的含意。在二值邏輯電路中，信號(hào)都是以高、低電平的形式給出的。因此，編碼器的邏輯功能就是把輸入的每一個(gè)高、低電平信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼。編碼器的功能正好跟譯碼器的功能相反?，F(xiàn)以8421BCD碼編碼器為例，來(lái)說(shuō)明其設(shè)計(jì)過(guò)程和工作原理。

1.列出簡(jiǎn)化真值表理論上講，十個(gè)輸入變量共有210＝1024種組合，但作為8421BCD碼編碼器來(lái)說(shuō)，D0～D9十個(gè)輸入變量分別表示一位“0”～“9”的十進(jìn)制數(shù)字，因此它們中任何時(shí)刻僅允許一位有效，符合這種條件的輸入組合只有如真值表所列的十種，其余輸入組合均為無(wú)關(guān)項(xiàng)。8421BCD碼編碼器真值表2.由真值表寫出邏輯表達(dá)式3.畫出邏輯電路圖（1）用拔盤和與非門構(gòu)成8421BCD碼編碼器2.用與非門和或非門構(gòu)成8421BCD碼編碼器（C304）二、優(yōu)先編碼器1.74147優(yōu)先編碼器優(yōu)先編碼器對(duì)所有輸入位預(yù)先設(shè)置了優(yōu)先權(quán)級(jí)，當(dāng)輸入中出現(xiàn)兩位或兩位以上同時(shí)有效的情況時(shí)，其中優(yōu)先級(jí)高的輸入位起作用，其余位被忽略，從而保證了編碼器工作的可靠性。

74147是一個(gè)典型的8421BCD碼優(yōu)先編碼器，其輸入信號(hào)和輸出信號(hào)均用反碼表示。

74147的輸入中，優(yōu)先級(jí)從到逐級(jí)遞增，即的優(yōu)先級(jí)最低，的優(yōu)先級(jí)最高。如當(dāng)輸入中

有效（為“0”）時(shí)，無(wú)論是否有效（在真值表中用“×”表示），編碼器均按編碼，使輸出為對(duì)應(yīng)“9”的8421BCD碼的反碼“0110”。真值表反碼輸出二－十進(jìn)制優(yōu)先編碼器74LS147的邏輯圖慣用符號(hào)新標(biāo)準(zhǔn)符號(hào)2.74148優(yōu)先編碼器

74148是一個(gè)八線——三線優(yōu)先編碼器。在優(yōu)先編碼器電路中，允許同時(shí)輸入兩個(gè)以上編碼信號(hào)。不過(guò)在設(shè)計(jì)優(yōu)先編碼器時(shí)已經(jīng)將所有的輸入信號(hào)按優(yōu)先順序排了隊(duì)，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。8線－3線優(yōu)先編碼器74LS148的邏輯圖如果不考慮由門G1、G2、G3構(gòu)成的附加控制電路，則編碼器電路只有圖中虛線框以內(nèi)的這一部分。為拓展電路的功能和增加使用的靈活性，附加了由G1、G2、G3構(gòu)成的附加控制電路，由邏輯電路圖可寫出輸出的邏輯表達(dá)式：選通輸出端：表明，只有當(dāng)所有的編碼輸入端都是高電平（即沒(méi)有編碼輸入），而且IE＝1時(shí)才是低電平。因此，的低電平輸出信號(hào)表示“電路工作，但無(wú)編碼輸入。使能輸出端：說(shuō)明只要任何一個(gè)編碼輸入端有低電平信號(hào)輸入，且IE＝1，即為低電平。因此，的低電平輸出信號(hào)表示“電路工作，而且有編碼輸入”。74LS148（八線——三線）優(yōu)先編碼器符號(hào)74LS148的擴(kuò)展應(yīng)用（16線－4線優(yōu)先編碼器）：高位片低位片使能輸入74LS148（1）74LS148（2）&&&&

【例題】某醫(yī)院有一、二、三、四號(hào)4間病房，每間設(shè)有呼叫按鈕，同時(shí)在護(hù)士值班室內(nèi)對(duì)應(yīng)地裝有一號(hào)、二號(hào)、三號(hào)、四號(hào)4個(gè)指示燈?，F(xiàn)要求當(dāng)一號(hào)病室的按鈕按下時(shí)，無(wú)論其他病室的按鈕是否按下，只有一號(hào)燈亮。，當(dāng)一號(hào)病室的按鈕沒(méi)有按下而二號(hào)病室的按鈕按下時(shí)，無(wú)論三、四號(hào)病室的按鈕是否按下，只有二號(hào)燈亮。當(dāng)一、二號(hào)病室的按鈕都未按下而三號(hào)病室的按鈕按下時(shí)，無(wú)論四號(hào)病室的按鈕是否按下，只有三號(hào)燈亮。只有在一、二、三號(hào)病室的按鈕均未按下而按下四號(hào)病室的按鈕時(shí)，四號(hào)燈才亮。試用優(yōu)先編碼器74LSI48和門電路設(shè)計(jì)滿足上述控制要求的邏輯電路，給出控制四個(gè)指示燈狀態(tài)的高、低電平信號(hào)。解：以分別表示按下一、二、三、四號(hào)病房按下按鈕給出的低電平信號(hào)，以Y1、Y2、Y3、Y4表示一、二、三、四號(hào)燈亮的信號(hào)。畫邏輯電路圖Y4Y3Y21O1O&&&&Y1VCC74LS148

第八節(jié)數(shù)據(jù)選擇器一、數(shù)據(jù)選擇器的功能和電路分析數(shù)據(jù)選擇器又稱多路轉(zhuǎn)換器或多路開(kāi)關(guān)，（Multiplexer,縮寫MUX)。它是將多路輸入數(shù)據(jù)在地址輸入信號(hào)控制下，有選擇地傳送到輸出端的過(guò)程稱為數(shù)據(jù)選擇。

1.74151數(shù)據(jù)選擇器

74151是一個(gè)中規(guī)模集成電路構(gòu)成的八選一數(shù)據(jù)選擇器。

74151是一個(gè)16腳的芯片，其中（16）腳為電源VCC，接地腳GND（8）。其余引腳符號(hào)如下圖。74151慣用符號(hào)74151選擇器邏輯電路圖輸出數(shù)據(jù)輸入選擇輸入與或門使能74151數(shù)據(jù)選擇器真值表2.74151數(shù)據(jù)選擇器工作原理當(dāng)使能端＝1時(shí)，與或門的各個(gè)與單元被封鎖，與或門輸出Y＝0，此時(shí)數(shù)據(jù)選擇器與任何輸入數(shù)據(jù)無(wú)關(guān)。使能端＝0時(shí)，與或門各與單元被開(kāi)啟，與或門輸出Y與輸入數(shù)據(jù)D0～D7的邏輯關(guān)系為：mi－第ｉ個(gè)最小項(xiàng)Dｉ－第ｉ個(gè)輸入數(shù)據(jù)3.74153雙四選一、74150十六選一數(shù)據(jù)選擇器一般來(lái)說(shuō)，若地址選擇輸入有n位，便可實(shí)現(xiàn)2n選一，其輸出為：

二、數(shù)據(jù)選擇器的典型應(yīng)用

1.數(shù)據(jù)傳送－－多位并行輸入的數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)輸出如圖十六選一的數(shù)據(jù)選擇器74150并行輸入D0～D15十六個(gè)數(shù)據(jù)，當(dāng)選擇輸入A3A2A1A0的二進(jìn)制數(shù)碼依次由0000遞增至1111，即其最小項(xiàng)由m0逐次變到m15時(shí)，16個(gè)通道的數(shù)據(jù)便依次傳送到輸出端，轉(zhuǎn)換成串行數(shù)據(jù)。這種數(shù)據(jù)傳送方式稱為：并行/串行轉(zhuǎn)換。并行輸入數(shù)據(jù)轉(zhuǎn)換成串行輸出2.函數(shù)發(fā)生器—實(shí)現(xiàn)某種邏輯函數(shù)的功能部件主要用作函數(shù)發(fā)生器。因?yàn)閿?shù)據(jù)選擇器的輸出函數(shù)表達(dá)式Y(jié)＝∑（miDi）本身表示了一個(gè)與或函數(shù)，主要將適當(dāng)?shù)臄?shù)據(jù)或變量賦給地址選擇輸入端和數(shù)據(jù)輸入端，就可實(shí)現(xiàn)特定的函數(shù)。下面我們以例題形式來(lái)介紹：

【例題1】用八選一數(shù)據(jù)選擇器74151實(shí)現(xiàn)三變量函數(shù).解：先將原始函數(shù)轉(zhuǎn)換成標(biāo)準(zhǔn)與或式令地址輸入端A2＝A，A1＝B，A0＝C，則

D0＝D1＝D3＝D5＝D6＝D7＝1，D2＝D4＝0此時(shí)，數(shù)據(jù)選擇器的輸出Y與所需函數(shù)的輸出F完全一致。據(jù)此可畫出如下圖所示的電路連接圖。用74151實(shí)現(xiàn)三變量函數(shù)【例題1】用74151實(shí)現(xiàn)一個(gè)四變量函數(shù)

F（A，B，C，D）＝∑m（0,2,7,8,13）解：令A(yù)2＝B，A1＝C，A0＝D，

D0＝1，D1＝D3＝D4＝D6＝0

D2＝D7＝A此時(shí)，輸出函數(shù)Y便與所需函數(shù)的輸出F完全一致，據(jù)此可畫出電路連接圖。用74151實(shí)現(xiàn)四變量函數(shù)【例題2】分別用8選1數(shù)據(jù)選擇器74151和16選1數(shù)據(jù)選擇器74150實(shí)現(xiàn)以下函數(shù)：

F（A，B，C，D）＝AB＋CD［解］①用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)。則

F＝1·m3＋A·m4＋A·m5＋A·m6＋1·m7

令D3＝D7＝1，D4＝D5＝D6＝A

D0＝D1＝D2＝0或者令前3位變量ABC為地址碼，最后1位視為數(shù)據(jù)。則令D1＝D3＝D5＝D，D6＝D7＝1

D0＝D2＝D4＝0②用16選1數(shù)據(jù)選擇器實(shí)現(xiàn)令D3＝D7＝D11＝D12＝D13＝D14＝D15＝1

D0＝D1＝D2＝D4＝D5＝D6＝D8＝D9＝D10＝0則電路連接圖【例題3】用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)［解］（1）由函數(shù)式輸入變量個(gè)數(shù)確定數(shù)據(jù)選擇器的規(guī)模。因?yàn)長(zhǎng)（A，B，C）為三變量，可選用74151數(shù)據(jù)選擇器。（2）寫出函數(shù)式的最小項(xiàng)與或表達(dá)式，并與數(shù)據(jù)選擇器的輸出式相比較：而Y=m0D0+m1D1+m2D2+m3D3+m4D4+m5D5+m6D6+m7D7比較可得：

D2＝D4＝0

D1＝D3＝D5＝D6＝D7＝1（3）畫出電路圖【例題4】用八選一數(shù)據(jù)選擇器74151實(shí)現(xiàn)邏輯函數(shù)

F（A，B，C，D）＝∑（0，2，7，8，13）［解法1］這是用3位選擇輸入的多路開(kāi)關(guān)實(shí)現(xiàn)4變量的函數(shù)發(fā)生器。（1）將A作為數(shù)據(jù)輸入，而B(niǎo)，C，D作為選擇輸入變量，改寫成最小項(xiàng)表達(dá)式并與選擇器輸出式相比較：而Y＝m0D0＋m1D1＋m2D2＋m3D3＋m4D4＋m5D5 ＋m6D6＋m7D7比較得：D1＝D3＝D4＝D6＝0

D0＝1

D2＝D7＝A

D5＝A（2）畫出電路圖第九節(jié)全加器一、半加器數(shù)字系統(tǒng)不僅要傳送信息，更重要的是處理數(shù)據(jù)信息，如計(jì)算機(jī)就要對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算，其中邏輯運(yùn)算從廣義來(lái)看也是算術(shù)運(yùn)算，算術(shù)運(yùn)算和邏輯運(yùn)算是計(jì)算中央處理器CPU的基本功能，這個(gè)基本功能由稱之為全加器的組合邏輯電路完成。全加器的基礎(chǔ)是半加器。半加器是不考慮低位進(jìn)位數(shù)的加法運(yùn)算部件。加法運(yùn)算即半加器運(yùn)算為

0＋0＝0

0＋1＝1

1＋0＝1

1＋1＝0并向高位進(jìn)一位。其真值表為。真值表邏輯表達(dá)式：本位和S的邏輯表達(dá)式進(jìn)位數(shù)C的邏輯表達(dá)式C＝AB（1）用與非門實(shí)現(xiàn)(2)畫邏輯電路圖（2）用異或門實(shí)現(xiàn)2.全加器考慮低位進(jìn)位數(shù)Cｉ－1的加法運(yùn)算稱之為全加器，如果被加數(shù)為A＝An、An－1、An－2、…A2、A1，加數(shù)為B＝Bn、Bn－1、Bn－2、…B2、B1，則運(yùn)算過(guò)程可用下面的形式來(lái)表示：其中第ｉ位的被加數(shù)Ai和加數(shù)Bi及相鄰低位來(lái)的進(jìn)位Ci－1三者相加，得到本位的和數(shù)Si及向相鄰高位（i＋1）位的進(jìn)位Ci。1.全加器真值表全加器真值表2.卡諾圖1111AiBiCi-10001111001Si1111AiBi0001111001CiCi-13.全加器邏輯電路圖Ci－1CiSiBiA