中興微電子技術(shù)

兼容設(shè)計(jì)說(shuō)明概 RGMII接口延 概ZX2AA500和ZX5201是中興微電子的第一代和第二代單口以太網(wǎng)PHY，功硬件設(shè)ZX2AA500:0 1andwideL140ZX5201ZX2AA500QFN56腳封裝，封裝尺寸、大小和引腳定義完全兼容。硬件的差異主要是數(shù)字電壓。ZX2AA500的數(shù)字電壓為0.9V，ZX5201的數(shù)字電壓為1.1V。兩顆內(nèi)部集成了開(kāi)關(guān)電源模塊，如果采用圖1所示內(nèi)部電源供電方案，相應(yīng)單板可無(wú)需修改直接使用ZX2AA500或者ZX5201，對(duì)應(yīng)的DVDD供電會(huì)因?yàn)榈?.9V1.1VZX2AA500ZX2AA500:0 1andwideL1401+34 0圖 +34 0圖 軟件驅(qū)的PHY地址。兩顆內(nèi)部對(duì)PHY地址的使用略有差異。對(duì)ZX2AA500，LED2/LED1/LED0上采樣的信息對(duì)應(yīng)PHY地址的bit2/bit1/bit0，最高兩位地址為00，支持的PHY地址范圍為0到7；ZX5201需要占用兩個(gè)PHY地址，LED2/LED1/LED0上采樣的三位地址對(duì)應(yīng)PHY地址的bit3/bit32/bit1，內(nèi)部將PHY地址的最bit4為0，最低位bit0為0對(duì)應(yīng)PHY的內(nèi)部地址空間，為1對(duì)應(yīng)擴(kuò)展地址空間。實(shí)際使用的PHY 占 占 2*n和2*n+1兩個(gè)地址ZX2AA5001個(gè)PHYAddressreg30作為頁(yè)面寄存器，0IEEE802.3規(guī)定的PHY標(biāo)準(zhǔn)寄存器及擴(kuò)展寄存器，1RGMII接口、LED等配置寄存器。以上實(shí)例phy_addr=n。ZX5201使用2個(gè)PHYAddress來(lái)達(dá)到分頁(yè)的效果。占用兩個(gè)PHY地址，分別為phy_addr_L,phy_addr_Hphy_addr_LIEEE802.3規(guī)定的PHY標(biāo)準(zhǔn)寄存器及擴(kuò)展寄存nar_2*n1以便根據(jù)不同的方式對(duì)功能進(jìn)行配置。對(duì)上例，可以分別地址n和2*n的PHY地址上ID寄存器。如果地址n上讀到ZX2AA500ID，則表示當(dāng)前所使用為ZX2AA500，如果2*n的PHY地址上讀到ZX5201的ID則表示當(dāng)前使用的為ZX5201。如果返回值為全1，則表示PHY不存在。兩個(gè)的PHYID分別如下地址2）ZX2AA500: ZX5201 RGMIIRX方向配置延時(shí)模式時(shí)，內(nèi)部對(duì)RXCLOCK延時(shí)1.5~2ns，到達(dá)管腳的RX對(duì)RXCLOCK不做延時(shí)，到達(dá)管腳的RXCLOCK和RXD,RXCTL邊沿對(duì)齊，需要片TX方向配置延時(shí)模式時(shí)，內(nèi)部對(duì)TXCLOCK延時(shí)1.5~2ns，到達(dá)管腳的對(duì)TXCLOCK不做延時(shí)，到達(dá)管腳的TXCLOCK和TXD,TXCTL邊沿對(duì)齊，需要片

1RGMIITX接口時(shí)序（正常模式

2RGMIITX接口時(shí)序（延時(shí)模式

3RGMIIRX接口時(shí)序（正常模式

4RGMIIRX接口時(shí)序（延時(shí)模式ZX2AA500RGMII延時(shí)配置mdio_write(phy_addr,30,1) //writepageregistertord_data=mdio_read(phy_addr,17); //readregister17,bit1:rx,bit2tx,1=enabledmdio_write(phy_addr,30,0); //switchbacktopage0mdio_write(phy_addr,30,1); //switchtopage1rd_data=mdio_read(phy_addr,17); //readregisterdatard_data=rd_data|0x6; //enabletxandrxdelayorbelowmdio_write(phy_addr,17,rd_data); //writebackdatatoregistermdio_write(phy_addr,30,0); //switchbacktopage0mdio_write(phy_addr,30,1); //switchtopage1rd_data=mdio_read(phy_addr,17); //readregisterdatard_data=rd_data&0xfff9; //disabletxandrxdelaymdio_write(phy_addr,17 //writebackdatatomdio_write(phy_addr,30,0) //switchbacktopageZX5201RGMII延時(shí)配置 //bit3:txdelay,bit2rxdelay,rd_data=rd_data|0x000c;mdio_writephy_addr_H22rd_data);rd_data=rd_data&0xfff3;mdio_writephy_addr_H22rd_data);ZX5201/ZX2AA500在使用同樣硬件單板時(shí)，ZX5201ZX2AA500MDIO地址和不同的配置phy_type=1; //該值為1表示當(dāng)前PHY為zx5201，為0表示zx2aa500consthw_mdio_addr= //單板設(shè)計(jì)LED2/LED1/LED0上下拉決定，此處假定為1staticphy_mdio_addr=0; //外部phy使用的mdio地址，全局變量，初值任意rd_data=mdio_read(2*hw_mdio_addr,2) //IDif(rd_data==0x84b9) //本板焊接的是ZX5201phy_type=phy_mdio_addr=2*//關(guān)閉延時(shí)rd_data=mdio_read(phy_mdio_addr1,22)rd_data=rd_data&0xfff3;mdio_write(phy_mdio_addr122rd_data);}rd_data=mdio_read(hw_mdio_addr,2) //再次IDif(rd_data==0x0381) //本板焊接的是ZX2AA500phy_mdio_addr=//mdio_write(phy_mdio_addr,30,1); //switchtopage1rd_data=mdio_read(phy_mdio_addr,17); //readregisterdatard_data=rd_data&0xfff9; //disabletxandrxdelaymdio_write(phy_mdio_addr,17,rd_d