實(shí)驗(yàn)4-掃描顯示驅(qū)動(dòng)電路

實(shí)驗(yàn)4掃描顯示驅(qū)動(dòng)電路一、實(shí)驗(yàn)?zāi)康牧私饨虒W(xué)系統(tǒng)中8位八段數(shù)碼管顯示模塊的工作原理，設(shè)計(jì)標(biāo)準(zhǔn)掃描驅(qū)動(dòng)電路模塊，以備后面實(shí)驗(yàn)用。二、硬件要求主芯片AlteraEPM7128SLC84-15，時(shí)鐘，8位八段數(shù)碼管顯示器，四位撥碼開關(guān)。三、實(shí)驗(yàn)內(nèi)容 用四位撥碼開關(guān)產(chǎn)生8421BCD碼，用CPLD分別產(chǎn)生字形編碼電路和掃描驅(qū)動(dòng)電路，然后進(jìn)行仿真，觀察波形，正確后編程下載實(shí)驗(yàn)測(cè)試。1、編一個(gè)簡(jiǎn)單的從0～F輪換顯示十六進(jìn)制數(shù)的電路。2、用計(jì)數(shù)器產(chǎn)生數(shù)碼管掃描驅(qū)動(dòng)信號(hào)，調(diào)節(jié)時(shí)鐘頻率，感受掃描的過程，并觀察字符的亮度和顯示刷新的效果。7段數(shù)碼管顯示字符0~F，顯示字符與7段數(shù)碼管驅(qū)動(dòng)線的對(duì)應(yīng)關(guān)系如下：二進(jìn)制數(shù)字符7段數(shù)碼管(gfedcba)000000111111(3F)000110000110(06)001021011011(5B)001131001111(4F)010041100110(66)010151101101(6D)011061111101(7D)011170000111(07)100081111111(7F)100191101111(6F)1010A1110111(77)1011B1111100(7C)1100C0111001(39)1101D1011110(5E)1110E1111001(79)1111F1110001(71)四、實(shí)驗(yàn)原理 四位撥碼開關(guān)提供8421BCD碼，經(jīng)譯碼電路DECL7S后連接8段數(shù)碼管的字形顯示驅(qū)動(dòng)信號(hào)a,b,c,d,e,f,g。數(shù)碼管掃描電路可通過片選地址SEL[2..0]控制。由SEL[2..0]和a,b,c,d,e,f,g決定了8位數(shù)碼管中的那一位顯示和顯示什么字形。SEL[2..0]變化的快慢決定了掃描頻率的快慢。 1、參考電路：如圖4-1所示(時(shí)鐘頻率>40Hz)圖圖4-1（t4-1.gdf）圖4-1圖4-1’（t4-11實(shí)驗(yàn)連線：把RESET和rst0接高電平，CLK接上時(shí)鐘信號(hào)，可觀察到第一個(gè)數(shù)碼管循環(huán)顯示字符0~F。2、參考電路：如圖4-2所示圖圖4-2（t4_2.gdf）五、實(shí)驗(yàn)連線輸入信號(hào)： D3，D2，D1，D0所對(duì)應(yīng)的管腳同四位撥碼開關(guān)相連； 清零信號(hào)RESET所對(duì)應(yīng)的管腳同按鍵開關(guān)相連； 時(shí)鐘CLK所對(duì)應(yīng)的管腳同試驗(yàn)箱上的時(shí)鐘源相連。輸出信號(hào)： 代表掃描片選地址信號(hào)SEL2，SEL1，SEL0的管腳同四位掃描驅(qū)動(dòng)地址的低三位相連，最高位地址接“0” 代表七段數(shù)碼驅(qū)動(dòng)信號(hào)a,b,c,d,e,f,g的管腳分別同掃描數(shù)碼管的段輸入a,b,c,d,e,f,g相連。六、實(shí)驗(yàn)報(bào)告 1、字形編碼的種類，即一個(gè)8段數(shù)碼管可產(chǎn)生多少種字符，產(chǎn)生所有字符需多少根譯碼信號(hào)線？ 2、字符顯示亮度和掃描頻率的關(guān)系，且讓人感覺不出光爍現(xiàn)象的最低掃描頻率是多少？七、附錄(1)字符譯碼器DECL7S的VHDL源程序libraryieee;useieee.std_logic_1164.all;entitydecl7sisport(a:instd_logic_vector(3downto0);led7s:outstd_logic_vector(6downto0));end;architectureoneofdecl7sisbeginprocess(a)begincaseaiswhen"0000"=>led7s<="0111111";when"0001"=>led7s<="0000110";when"0010"=>led7s<="1011011";when"0011"=>led7s<="1001111";when"0100"=>led7s<="1100110";when"0101"=>led7s<="1101101";when"0110"=>led7s<="1111101";when"0111"=>led7s<="0000111";when"1000"=>led7s<="1111111";when"1001"=>led7s<="1101111";when"1010"=>led7s<="1110111";when"1011"=>led7s<="1111100";when"1100"=>led7s<="0111001";when"1101"=>led7s<="1011110";when"1110"=>led7s<="1111001";when"1111"=>led7s<="1110001";whenothers=>null;endcase;endprocess;end;(2)16進(jìn)制4位計(jì)數(shù)器的VHDL源程序libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycnt4bisport(clk,rst,en:instd_logic;cq:outstd_logic_vector(3downto0);cout:outstd_logic);endcnt4b;architecturebehaveofcnt4bisbeginprocess(clk,rst,en)variableci:std_logic_vector(3downto0);beginifrst='1'thenci:=(others=>'0');--計(jì)數(shù)器異步復(fù)位elsifclk'eventandclk='1'thenifen='1'then--檢測(cè)是否允許計(jì)數(shù)ifci<"1111"thenci:=ci+1;--允許計(jì)數(shù)，elseci:=(others=>'0');--等于15，計(jì)數(shù)值清零endif;endif;cq<=ci;endif;ifci="1111"thencout<='1';--輸出進(jìn)位信號(hào)elsecout<='0';endif;endprocess;endbehave;※文本編輯器的使用說明MAX+PLUS=2\*ROMANII支持AHDL，VHDL及VerilogHDL等硬件描述語言。下面通過一個(gè)例子說明采用文本方式進(jìn)行設(shè)計(jì)的步驟。首先選擇File/New,在對(duì)話框中選擇TextEditorFile，打開一個(gè)無標(biāo)題的TextEditor窗口。然后選擇File/SaveAs,在FileName框內(nèi)輸入文件名為——實(shí)體名.vhd，保存文件。將上面的源程序輸入。完成后，可選擇File/Project/SetProjecttoCurrentFile，將文件設(shè)為當(dāng)前項(xiàng)目。然后同圖形編輯一樣，進(jìn)行編譯通過，波形仿真。為了能在圖形編輯器中調(diào)用，可以通過File/GreateDefaultSymbol將這部分