半導(dǎo)體集成電路6章上

半導(dǎo)體集成電路南京理工大學(xué)電光學(xué)院第六章CMOS基本邏輯電路CMOS邏輯門電路CMOS反相器CMOS門電路CMOS組合邏輯電路CMOS傳輸門電路CMOS觸發(fā)器CMOS多米諾邏輯CMOS施密特觸發(fā)器2/5/2023由PMOS和NMOS所組成的互補(bǔ)型電路叫做CMOSC：complementaryVinVout已成為目前數(shù)字集成電路的主流CMOS反相器0110OUTPUTINPUTIC版圖對應(yīng)于線路PolysiliconInOutVDDGNDPMOS2lMetal1NMOSContactsNWell反相器制造工藝和電路符號(hào)做在同一基片上，其間自然隔離，無需專門的隔離措施。首先在N型硅襯底上擴(kuò)散P阱，在P阱內(nèi)再擴(kuò)散兩個(gè)N型區(qū)，形成NMOS管。而PMOS管則可直接做在N型硅襯底上。比雙極型電路制造工藝簡單、工序少。由于節(jié)省了隔離槽占用的面積，還可大大提高電路集成度。電路符號(hào)2/5/2023

CMOS反相器工作原理VinVout當(dāng)輸入電壓Vin為高電平時(shí)，PMOS截止，NMOS導(dǎo)通，Vout=0當(dāng)輸入電壓Vin為低電平時(shí)，PMOS導(dǎo)通，NMOS截止，Vout=VDDVOL=0VOH=VDD在輸入為0或1（VDD)時(shí)，兩個(gè)MOS管中總是一個(gè)截止一個(gè)導(dǎo)通，因此沒有從VDD到VSS的直流通路，也沒有電流流入柵極，因此其靜態(tài)電流和功耗幾乎為0。這是CMOS電路低功耗的主要原因。CMOS電路的最大特點(diǎn)之一是低功耗。此外輸入阻抗極高，扇出系數(shù)可以很大。CMOS反相器的傳輸特性VDS=VoutVinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=VinNMOSVin<Vtn截止▉Vin-Vtn<Vout飽和▉

▉Vin-Vtn>Vout非飽和▉

▉PMOS(VDD-Vin)<-Vtp截止

▉

(VDD-Vin)+Vtp>VDD-Vout非飽和

▉▉(VDD-Vin)+Vtp<VDD-Vout

飽和

▉

▉VinVout0VDDVDD(A)(B)(C)(D)(E)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VtnVDD＋VtpVin<Vout＋VtpVDD+Vtp>Vin>Vout＋VtpVin>Vout＋VtnVtn<Vin<Vout＋VtnA區(qū)，N管截止，P管處于線性區(qū)，輸出電壓為VDD。B區(qū)，P管處于線性區(qū)，相當(dāng)于一個(gè)電阻，N管飽和，相當(dāng)于一個(gè)電流源。C區(qū)，P管和N管均飽和，可以解出Vi=VDD/2D區(qū)，P管飽和，N管處于線性區(qū)，E區(qū)，P管截止，N管處于線性區(qū)，輸出電壓Vo=0。CMOS反相器的噪聲容限VOHVOLVout=VinVinVoutVILVIHVM2/5/20231.VIL的計(jì)算VILVIHVIN=VILVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin對Vin求導(dǎo)，得令，且Vin=VIL,得由（1）（2）式聯(lián)立可求得VIL(2)RTNRDDTPoutILkVkVVVV++-+=12N管工作在飽和區(qū),P管工作在線性區(qū)(1)2/5/20232.VIH的計(jì)算VILVIHVIN=VIHVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin對Vin求導(dǎo)，得令，且Vin=VIH,得由（1）（2）式聯(lián)立可求得VIHN管工作在線性區(qū),P管工作在飽和區(qū)（1）RTNoutRTPDDIHkVVkVVV++++=1)2(（2）2/5/2023CMOS反相器的瞬態(tài)特性瞬態(tài)特性決定了電路的開關(guān)時(shí)間和工作速度2/5/2023延遲時(shí)間tpd(傳播時(shí)間）

2.上升時(shí)間tr3.下降時(shí)間tf在設(shè)計(jì)時(shí)主要考慮速度和驅(qū)動(dòng)能力。CMOS反相器的速度和MOS晶體管的寬長比(W/L)成正比，寬長比越大，速度越快，驅(qū)動(dòng)能力越強(qiáng)。上升時(shí)間由P管尺寸決定：下降時(shí)間由N管尺寸決定：由于電子和空穴遷移率不同，如果希望上升時(shí)間和下降時(shí)間近似相等，需要PMOS的寬長比是NMOS的2-3倍。特點(diǎn)：⒈CMOS反相器的靜態(tài)功耗非常小。原因：由于CMOS反相器處于穩(wěn)態(tài)時(shí)，無論是輸出高電平還是輸出低電平，其工作管和負(fù)載管必有一個(gè)截止而另一個(gè)導(dǎo)通，因此電源向反相器提供的僅為納安級的漏電流，所以CMOS反相器的靜態(tài)功耗非常小。特點(diǎn)：⒉CMOS反相器輸出電壓的上升時(shí)間和下降時(shí)間都比較小，電路的工作速度大為提高。原因：由于CMOS反相器的工作管和負(fù)載管不同時(shí)導(dǎo)通，因此其輸出電壓不取決于兩管的導(dǎo)通電阻之比。這樣，通?？墒筆MOS負(fù)載管和NMOS工作管的導(dǎo)通電阻都較小。所以，CMOS反相器輸出電壓的上升時(shí)間和下降時(shí)間都比較小，電路的工作速度大為提高。CMOS邏輯門電路CMOS反相器CMOS門電路CMOS組合邏輯電路CMOS傳輸門電路CMOS觸發(fā)器CMOS多米諾邏輯CMOS施密特觸發(fā)器CMOS與非門CABC=A·BABC001011101110pACnpBnCMOS與非門動(dòng)作原理-1A=0B=0C=1VDDIVDDC=1pACnpBnCMOS與非門動(dòng)作原理-2A=0B=1C=1VDDIVDDC=1pACnpBnCMOS與非門動(dòng)作原理-3A=1B=0C=1VDDIVDDC=1pACnpBnCMOS與非門動(dòng)作原理-4A=1B=1C=0VDDGNDC=0IpACnpBnVDDC=1A=0B=0VDDC=1A=0B=1VDDC=1A=1B=0VDDC=0A=1B=1IIIICABC=A·BCMOS與門CABC=A·BABC000010100111pAnpBnCCMOS或非門CABC=A+BABC001010100110nACpnBp或非門動(dòng)作原理-1A=0B=0C=1VDDIVDDC=1nACpnBp或非門動(dòng)作原理-2A=0B=1C=0VDDIGNDC=0nACpnBp或非門動(dòng)作原理-3A=1B=0C=0VDDIGNDC=0nACpnBp或非門動(dòng)作原理-4A=1B=1C=0VDDIGNDC=0InACpnBpVDDC=1A=0B=0VDDC=0A=0B=1VDDC=0A=1B=0VDDC=0A=1B=1IIIICABC=A+BICMOS或門CABC=A+BABC000011101111nApnBpCCMOS等值門CMOS異或門CMOS邏輯門電路CMOS反相器CMOS門電路CMOS組合邏輯電路CMOS傳輸門電路CMOS觸發(fā)器CMOS多米諾邏輯CMOS施密特觸發(fā)器組合邏輯的概念數(shù)字電路通常由若干子系統(tǒng)構(gòu)成，這些子系統(tǒng)可分為組合邏輯電路和時(shí)序邏輯電路。組合邏輯電路特點(diǎn)：僅由門電路組成，電路中無記憶元件，輸入輸出間無反饋。CMOS組合邏輯從CMOS反相器開始，按照一組簡單的規(guī)則通過串聯(lián)和并聯(lián)的晶體管組合，再加以綜合構(gòu)成的邏輯電路。雖然單一極性的器件設(shè)計(jì)（如全為NMOSFET）足以產(chǎn)生所需的邏輯功能，但CMOS互補(bǔ)結(jié)構(gòu)卻可保證低功耗特性?；パa(bǔ)結(jié)構(gòu)的重要特征：當(dāng)PMOS陣列導(dǎo)通時(shí)，NMOS陣列則阻斷；反之亦然。每個(gè)輸入端必須接在一對NMOSFET和PMOSFET上。構(gòu)成組合邏輯的PMOS電路組（也稱上拉網(wǎng)絡(luò)）和NMOS電路組（也稱下拉網(wǎng)絡(luò)）彼此必須是互補(bǔ)關(guān)系。CMOS組合邏輯的實(shí)現(xiàn)NMOSFET串聯(lián)實(shí)現(xiàn)“與”操作NMOSFET并聯(lián)實(shí)現(xiàn)“或”操作NMOS支路并聯(lián)實(shí)現(xiàn)各支路“或”操作邏輯函數(shù)相串聯(lián)實(shí)現(xiàn)函數(shù)“與”操作輸出為NMOS陣列邏輯的補(bǔ)PMOS為NMOS電路的對偶電路。pACnpBnnACpnBp閾值損失在N管柵極加VDD,在漏極加VDD，那么源級的輸出電壓范圍為0到VDD-VTH，因?yàn)镹管的導(dǎo)通條件是VGS>VTH，當(dāng)輸出到達(dá)VDD-VTH時(shí)管子已經(jīng)關(guān)斷了。所以當(dāng)柵壓為VDD時(shí)，源級的最高輸出電壓只能為VDD-VTH。這叫閾值損失。N管的輸出要比柵壓損失一個(gè)閾值電壓。因此不宜用N管傳輸高電平。P管的輸出也會(huì)比柵壓損失一個(gè)閾值。同理柵壓為0時(shí)，P管源級的輸出電壓范圍為VDD到｜VTH｜。因此不宜用P管傳遞低電平。例：實(shí)現(xiàn)基