湘潭大學(xué) 計(jì)算機(jī)組成原理-課程情況簡介_第1頁
湘潭大學(xué) 計(jì)算機(jī)組成原理-課程情況簡介_第2頁
湘潭大學(xué) 計(jì)算機(jī)組成原理-課程情況簡介_第3頁
湘潭大學(xué) 計(jì)算機(jī)組成原理-課程情況簡介_第4頁
湘潭大學(xué) 計(jì)算機(jī)組成原理-課程情況簡介_第5頁
已閱讀5頁,還剩9頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

計(jì)算機(jī)組成原理

(數(shù)字系統(tǒng)設(shè)計(jì))

課程情況簡介ComputerOrganizationPrinciples講授人Lecture:王毅TEL:58292481_mail:wang20058@126.comOffice:工科樓N211Assistant:楊松TEL_mail:1335496470@Office:工科樓南樓418

課程關(guān)系及學(xué)時數(shù)前續(xù)課程:程序設(shè)計(jì),圖論,數(shù)字邏輯與數(shù)字電路后繼課程:操作系統(tǒng)接口技術(shù)嵌入式系統(tǒng)計(jì)算機(jī)網(wǎng)絡(luò)等

上課時數(shù):64學(xué)時=16周*4學(xué)時實(shí)驗(yàn)學(xué)時:16學(xué)時安排在每周5的下午(從第5周起)。學(xué)習(xí)要點(diǎn)、內(nèi)容學(xué)習(xí)要點(diǎn):基本概念,基本計(jì)算方法,工作過程,基本組成,簡單部件設(shè)計(jì)(VerilogHDL編程或方框圖)特點(diǎn):概念多、、點(diǎn)多面廣?;舅惴?、工作過程(原理)要記得和理解。學(xué)習(xí)內(nèi)容:第1-6章,第8-9章,7,10章選講。采用的語言與軟件:VerilogHDL語言程序設(shè)計(jì)。Iverilog、QuartusII使用??荚囐Y格

湘大教發(fā)〔2006〕22號第十二條學(xué)生考試資格由任課教師和其所在學(xué)院審查。有下列情形之一者,取消其參加相應(yīng)課程考試的資格:

(一)未辦理免聽手續(xù),缺課累計(jì)達(dá)到或超過課程規(guī)定學(xué)時數(shù)的三分之一的;

(二)缺交作業(yè)次數(shù)或數(shù)量累計(jì)達(dá)到或超過應(yīng)交量的三分之一的;

(三)課程的實(shí)驗(yàn)教學(xué)環(huán)節(jié)考核不合格的;

(四)抄襲他人作業(yè)情節(jié)嚴(yán)重的??荚嚪绞?、時間及試卷結(jié)構(gòu)考試方式:閉卷時間:120分鐘

試卷結(jié)構(gòu)(A、B卷,英文試題不超過5分)1、選擇題(30分)2、簡答題(20分)3、計(jì)算題(20分)4、編程、應(yīng)用題(30分)成績評價及預(yù)計(jì)考試時間成績評價:期末考試成績(70%)+平時作業(yè)、課堂測驗(yàn)和實(shí)驗(yàn)(30%)預(yù)計(jì)考試時間:12月底或1月初。勘誤表計(jì)算機(jī)組成原理學(xué)習(xí)知識點(diǎn).doc參考書籍[1]白中英主編,計(jì)算機(jī)組成原理,北京:科學(xué)出版社[2]白中英主編,計(jì)算機(jī)組成原理題解、題庫與實(shí)驗(yàn),北京:科學(xué)出版社[3]唐朔飛編著,計(jì)算機(jī)組成原理,北京:高等教育出版社[4]唐朔飛編著,計(jì)算機(jī)組成原理習(xí)題集,北京:高等教育出版社[5]王愛英主編,計(jì)算機(jī)組成與結(jié)構(gòu)(第3版),北京:清華大學(xué)出版社[6]李亞民著,計(jì)算機(jī)原理與設(shè)計(jì)—VerilogHDL版,北京:清華大學(xué)出版社[7]【美】RandalE.BryantDavidR.O’Hallaron著,龔奕利等譯,深入理解計(jì)算機(jī)系統(tǒng),北京:機(jī)械工業(yè)出版社[8]徐愛萍編著,計(jì)算機(jī)組成原理――習(xí)題與解析,北京:清華大學(xué)出版社上課要求不能遲到、早退、曠課,有事請假。不能在教室吃東西,保持教室清潔衛(wèi)生。上課不能講話,有問題可以直接打斷教師的講課提出來,大家一起討論。上課、進(jìn)實(shí)驗(yàn)室不能穿拖鞋、背心、吊帶背心、短褲、超短裙。問題1為什么要學(xué)習(xí)VerilogHDL語言?因?yàn)橛?jì)算機(jī)組成原理與硬件非常緊密,而硬件是由電子器件組成,這些電子器件的功能可以由VHDL和VerilogHDL語言來描述,來仿真。而VerilogHDL語言與C語言非常接近,所以選用VerilogHDL語言用作硬件程序設(shè)計(jì)語言。問題2聽說這門課程學(xué)習(xí)很難,是否有什么訣竅?曾經(jīng)看了一個采訪科比的節(jié)目,主持問題科比為什么球打得那么好,投籃很準(zhǔn),有什么訣竅?科比回答是“practice,practice,practice,…”課程的學(xué)習(xí)方法:將概念記清楚。將工作過程(算法)記清楚并理解理解(找生活中的例子來加深理解)。設(shè)計(jì)(編寫)出簡單的硬件電路(源代碼)。問題3課程學(xué)習(xí)對平時編程有什么好處?理解硬件對語言的支持,如變量、計(jì)數(shù)、循環(huán)、數(shù)組。學(xué)習(xí)位操作。理解如何將已有算法用硬件來實(shí)現(xiàn)。理解時序(時間)在操作時的作用。更好理解外部設(shè)備的工作過程,為編寫外設(shè)的程序打基礎(chǔ)。問題4預(yù)計(jì)能達(dá)到什么目標(biāo)?能夠完成簡單的電子設(shè)備(器件)設(shè)計(jì),如LED,LCD,Keyboard、VGA、NIC、USB等的控制程序的編制。為理解操作系統(tǒng)、計(jì)算機(jī)網(wǎng)絡(luò)原理等課程的學(xué)習(xí)打下基礎(chǔ)。能夠參加電子設(shè)計(jì)大賽和智能車等與硬件有關(guān)的比賽。問題5如何進(jìn)行實(shí)驗(yàn)?首先進(jìn)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論