第14章 TMS320LF240X 硬件系統(tǒng)設(shè)計(jì)_第1頁(yè)
第14章 TMS320LF240X 硬件系統(tǒng)設(shè)計(jì)_第2頁(yè)
第14章 TMS320LF240X 硬件系統(tǒng)設(shè)計(jì)_第3頁(yè)
第14章 TMS320LF240X 硬件系統(tǒng)設(shè)計(jì)_第4頁(yè)
第14章 TMS320LF240X 硬件系統(tǒng)設(shè)計(jì)_第5頁(yè)
已閱讀5頁(yè),還剩20頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

第14章TMS320LF240x硬件系統(tǒng)設(shè)計(jì)

14.1DSP硬件系統(tǒng)設(shè)計(jì)的一般步驟14.23.3V和5V混合邏輯系統(tǒng)設(shè)計(jì)14.3電源轉(zhuǎn)換電路設(shè)計(jì)14.4時(shí)鐘及復(fù)位電路設(shè)計(jì)14.5外部數(shù)據(jù)存儲(chǔ)器和程序存儲(chǔ)器的擴(kuò)展14.6實(shí)現(xiàn)片選的基本方法14.7JTAG仿真接口設(shè)計(jì)14.8總線驅(qū)動(dòng)及I/O接口電路擴(kuò)充設(shè)計(jì)14.9DSP的串行通信接口技術(shù)14.10DSP與A/D、D/A的接口14.1

DSP硬件系統(tǒng)設(shè)計(jì)的一般步驟根據(jù)系統(tǒng)要求選擇合適的DSP芯片

從DSP芯片的運(yùn)算速度、運(yùn)算精度、DSP芯片所提供的片內(nèi)資源、芯片的開(kāi)發(fā)工具及開(kāi)發(fā)難易程度、芯片的功耗、芯片的封裝、質(zhì)量標(biāo)準(zhǔn)、供貨情況、生命周期等幾個(gè)方面考慮。

根據(jù)系統(tǒng)要求選擇外圍芯片

如復(fù)位芯片、電源轉(zhuǎn)換芯片、存儲(chǔ)器、時(shí)鐘芯片等。盡量選擇市場(chǎng)上的主流和常用芯片??紤]電平兼容問(wèn)題

LF240x/240xADSP的工作電壓3.3V,但很多外圍芯片的工作電壓是5V。因此要考慮3.3V和5V電平兼容問(wèn)題。

設(shè)計(jì)電原理圖采用Protel等軟件進(jìn)行電原理圖設(shè)計(jì),如有必要應(yīng)對(duì)原理圖進(jìn)行仿真。設(shè)計(jì)印制電路板圖(PCB)

在完成PCB的設(shè)計(jì)進(jìn)行制板以前,如有必要還要對(duì)PCB設(shè)計(jì)進(jìn)行仿真,用以完成對(duì)信號(hào)完整性、電磁干擾、熱仿真等的功能檢驗(yàn)。

14.23.3V和5V混合邏輯系統(tǒng)設(shè)計(jì)

1.各種電平轉(zhuǎn)換標(biāo)準(zhǔn)圖14-15VCMOS、5VTTL和3.3VTTL開(kāi)關(guān)電平標(biāo)準(zhǔn)2.3.3V器件與5V器件接口3.3V器件與5V器件接口的四類(lèi)情況:1)2)3)4)14.3電源轉(zhuǎn)換電路設(shè)計(jì)

常用電源轉(zhuǎn)換芯片見(jiàn)表14-1。型號(hào)規(guī)格備注TPS767D318PWP1.8V3.3V1A雙電壓輸出3.3/1.8VTPS767D301PWPAdj(1.5-5.5V)3.3V1A雙電壓輸出3.3V/可調(diào)TPS7133Q3.3V0.5A單電壓輸出3.3VTPS7233Q3.3V0.25A單電壓輸出3.3VTPS73333.3V0.5A單電壓輸出3.3V表14-1常用電源芯片磁珠圖14-35V-3.3V轉(zhuǎn)換電路實(shí)例以TPS7333為例給出電源轉(zhuǎn)換設(shè)計(jì)電路,如圖14-3所示。其輸入電壓5V,輸出3.3V,輸出最大電流500mA。

14.4時(shí)鐘及復(fù)位電路設(shè)計(jì)1.時(shí)鐘電路設(shè)計(jì)時(shí)鐘電路設(shè)計(jì)需要考慮以下問(wèn)題:(1)頻率:即系統(tǒng)工作的時(shí)鐘頻率。(2)信號(hào)電平:是5V還是3.3V,是TTL電平還是CMOS電平等。(3)時(shí)鐘的沿特性:上升沿和下降沿的時(shí)間。(4)驅(qū)動(dòng)能力:考慮整個(gè)系統(tǒng)中需要時(shí)鐘的器件數(shù)目。(5)有源晶振還是無(wú)源晶體:有源晶振驅(qū)動(dòng)能力比較強(qiáng),頻率范圍也很寬,在1Hz-400MHz之間。無(wú)源晶體的優(yōu)點(diǎn)是價(jià)格便宜,但是驅(qū)動(dòng)能力比較差,而且頻率范圍也比較?。ㄒ话阍?0kHz-60MHz)。圖14-4外部振蕩器時(shí)鐘輸入電路實(shí)例(有源晶振)2.復(fù)位電路設(shè)計(jì)TMS320LF240x/240xA系列DSP為低電平復(fù)位。一般來(lái)說(shuō),有兩種復(fù)位電路的設(shè)計(jì)方法:專(zhuān)用芯片和

RC電路法。專(zhuān)用芯片復(fù)位電路實(shí)例如圖14-5。RC電路設(shè)計(jì)的復(fù)位電路圖實(shí)例如圖14-6。圖14-5專(zhuān)用芯片復(fù)位電路實(shí)例圖14-6RC電路設(shè)計(jì)的復(fù)位電路圖實(shí)例

14.5外部數(shù)據(jù)存儲(chǔ)器和程序存儲(chǔ)器的擴(kuò)展

圖14-7給出了240x/240xA與外部程序存儲(chǔ)器的接口電路圖,DSP的地址線、數(shù)據(jù)線與程序存儲(chǔ)器的地址線、數(shù)據(jù)線直接相連,利用PS*信號(hào)選通外部程序存儲(chǔ)器,并用信RD*信號(hào)請(qǐng)求從外部程序存儲(chǔ)器讀數(shù)據(jù)。圖14-8給出了240x/240xA與外部數(shù)據(jù)存儲(chǔ)器的接口電路圖,DSP的地址線、數(shù)據(jù)線與數(shù)據(jù)存儲(chǔ)器的地址線、數(shù)據(jù)線直接相連,利用DS*信號(hào)選通外部數(shù)據(jù)存儲(chǔ)器,用RD*信號(hào)請(qǐng)求從外部數(shù)據(jù)存儲(chǔ)器讀數(shù)據(jù),用WE*信號(hào)向外部數(shù)據(jù)存儲(chǔ)器寫(xiě)數(shù)據(jù)。仿真調(diào)試階段需用一片仿真RAM作為臨時(shí)的程序存儲(chǔ)器,仿真前將程序載入仿真RAM中,然后就可以進(jìn)行單步執(zhí)行、設(shè)置斷點(diǎn)、全速執(zhí)行等調(diào)試操作。仿真RAM電路見(jiàn)圖14-9。

圖14-9仿真RAM電路14.6實(shí)現(xiàn)片選的基本方法DSP對(duì)外部功能器件的片選方法有兩種:線選法和譯碼選通法。一般使用通用譯碼器74LSl38、74LSl39和74LS154等對(duì)DSP的低位地址線進(jìn)行譯碼,如圖14-10所示。

圖14-10I/O口空間的譯碼電路圖注1:腳6沒(méi)有連接,而且應(yīng)該把雙排針連接器的該針腳去掉,仿真器的DSP連接器通常用此腳進(jìn)行定位。注2:TDI、TCK、TMS、EMU0、EMU1引腳最好接上拉電阻,TRST*引腳最好接下拉電阻。圖14-11JTAG仿真接口設(shè)計(jì)14.7JTAG仿真接口設(shè)計(jì)對(duì)DSP的仿真調(diào)試和程序燒寫(xiě)均通過(guò)JTAG接口進(jìn)行。圖14-11給出了LF240x/240xA的JTAG仿真接口電路。

14.8總線驅(qū)動(dòng)及I/O接口電路擴(kuò)充設(shè)計(jì)14.8.1總線驅(qū)動(dòng)電路在總線負(fù)載較重的情況,應(yīng)使用總線緩沖器增強(qiáng)驅(qū)動(dòng)能力。如圖14-12所示。圖中的74LVTH245還具有電平轉(zhuǎn)換的功能。

圖14-12總線驅(qū)動(dòng)電路14.8.2I/O接口電路擴(kuò)充設(shè)計(jì)I/O口(輸入/輸出口)是DSP應(yīng)用系統(tǒng)中不可缺少的組成部分。外擴(kuò)I/O口的方法主要有兩種:一種是采用TTL電路或CMOS電路的三態(tài)緩沖器、觸發(fā)器和鎖存器等構(gòu)成簡(jiǎn)單I/O口。另一種是采用通用I/O集成芯片或可編程邏輯器件構(gòu)成外部I/O口。在進(jìn)行簡(jiǎn)單I/O接口電路的設(shè)計(jì)時(shí),一般應(yīng)遵循“輸入三態(tài)、輸出鎖存”與總線相連的設(shè)計(jì)原則,即輸入口可使用三態(tài)緩沖器或帶有三態(tài)輸出的鎖存器,而輸出口只能使用鎖存器,否則將無(wú)法保留所送信號(hào)。14.9DSP的串行通信接口技術(shù)14.9.1各種標(biāo)準(zhǔn)串行通信接口表14-7各種串行接口性能比較

RS-232CRS-422ARS-485功能全雙工全雙工半雙工傳輸方式單端差分差分最大速率20kbit/s10Mbit/s10Mbit/s最大距離15m1200m1200m抗干擾能力弱強(qiáng)強(qiáng)常用接口芯片MAX232MAX3232MAX491MAX48514.9.2PC機(jī)與DSP的點(diǎn)對(duì)點(diǎn)的串行通信接口使用MAX3232實(shí)現(xiàn)TTL/RS-232C之間的電平轉(zhuǎn)換電路,如圖14-14所示。。

圖14-14TTL/RS-232C電平轉(zhuǎn)換電路

PC機(jī)RS-232/RS-422轉(zhuǎn)換器RS-232電平RS-422A電平TTL電平DSP422/TTL電平轉(zhuǎn)換圖14-15基于RS-422A的串行通信連接框圖PC機(jī)RS-232/RS-485轉(zhuǎn)換器RS-232電平RS-485電平TTL電平DSP485/TTL電平轉(zhuǎn)換圖14-16基于RS-485的串行通信連接框圖為了提高串行通訊的可靠性,增大串行通訊的距離,可采用RS-422A、RS-485等標(biāo)準(zhǔn)來(lái)實(shí)現(xiàn)PC機(jī)與DSP之間的串行通訊?;赗S-422A的串行通信連接框圖如圖14-15所示,基于RS-485的串行通信連接框圖則如圖14-16所示。14.10.1DSP與A/D的接口LF240x/240xADSP內(nèi)部具有10位A/D轉(zhuǎn)換模塊,其輸入范圍為0-3.3V,轉(zhuǎn)換速度為375ns。這對(duì)于一般的應(yīng)用場(chǎng)合已經(jīng)可以滿(mǎn)足要求,但對(duì)于需要高精度或高速模數(shù)轉(zhuǎn)換的場(chǎng)合,就需要外擴(kuò)A/D。DSP與AD7864的接口框圖如圖14-19所示。

14.10.2DSP與D/A的接口LF240x/240xADSP內(nèi)部沒(méi)有D/A轉(zhuǎn)換模塊,如需將數(shù)字量轉(zhuǎn)換成模擬量就應(yīng)外接數(shù)模轉(zhuǎn)換器(DAC)。圖14-22給出了DSP與DAC7625的接口電路圖。

圖14-22DSP與DAC7625的接口電路圖

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論