chapter21觸發(fā)器和時序邏輯電路

第21章觸發(fā)器和時序邏輯電路21.1雙穩(wěn)態(tài)觸發(fā)器21.2寄存器21.3計數(shù)器21.4555定時器及其應(yīng)用21.5應(yīng)用舉例本章要求1.掌握R－S、J－K、D觸發(fā)器的邏輯功能及不同結(jié)構(gòu)觸發(fā)器的動作特點;2.掌握寄存器、移位寄存器、二進制計數(shù)器、十進制計數(shù)器的邏輯功能，會分析時序邏輯電路;3.學(xué)會使用本章所介紹的各種集成電路;4.了解集成定時器及由它組成的單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的工作原理。第21章觸發(fā)器和時序邏輯電路

電路的輸出狀態(tài)不僅取決于當(dāng)時的輸入信號，而且與電路原來的狀態(tài)有關(guān)，當(dāng)輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。時序邏輯電路的特點：

下面介紹雙穩(wěn)態(tài)觸發(fā)器第21章觸發(fā)器和時序邏輯電路觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器（兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)）單穩(wěn)態(tài)觸發(fā)器（一個穩(wěn)定狀態(tài)“0”態(tài)或“1”態(tài)）無穩(wěn)態(tài)觸發(fā)器（無穩(wěn)定狀態(tài)）21.1雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器：是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。雙穩(wěn)態(tài)觸發(fā)器RS觸發(fā)器JK觸發(fā)器D觸發(fā)器&QQG1&G2SDRD21.1.1R－S觸發(fā)器兩互補輸出端1.基本R－S觸發(fā)器兩輸入端反饋線正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)觸發(fā)器輸出與輸入的邏輯關(guān)系10翻轉(zhuǎn)為“0”態(tài)(1)SD=1，RD=01010&QQG1&G2SDRD復(fù)位不論觸發(fā)器原來為何種狀態(tài)結(jié)論:

將使觸發(fā)器置“0”或稱為復(fù)位011100翻轉(zhuǎn)為“1”態(tài)(2)SD=0，RD=1&QQG1&G2SDRD不論觸發(fā)器原來為何種狀態(tài)結(jié)論:

將使觸發(fā)器置“1”或稱為置位置位10設(shè)原態(tài)為“0”態(tài)0101保持為“0”態(tài)(3)SD=1，RD=1&QQG1&G2SDRD11設(shè)原態(tài)為“1”態(tài)011001觸發(fā)器保持“1”態(tài)不變當(dāng)SD=1，

RD=1時，觸發(fā)器保持原來的狀態(tài)，

即觸發(fā)器具有保持、記憶功能。&QQG1&G2SDRD11110&QQG1&G2SDRD11001110若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)“1”態(tài)(4)SD=0，RD=0先翻轉(zhuǎn)當(dāng)信號SD=RD

=0同時變?yōu)?時，由于與非門的翻轉(zhuǎn)時間不可能完全相同，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，不能根據(jù)輸入信號確定。基本R－S觸發(fā)器狀態(tài)表邏輯符號RD(ResetDirect)-直接置“0”端(復(fù)位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRD低電平有效SDRDQ100置0011置111不變保持00

同時變1后不確定功能2.可控RS觸發(fā)器基本R-S觸發(fā)器導(dǎo)引電路&G4SR&G3CP&G1&G2SDRDQQ時鐘脈沖當(dāng)CP=0時011

R，S輸入狀態(tài)不起作用。

觸發(fā)器狀態(tài)不變11&G1&G2SDRDQQ&G4SR&G3CP

SD，RD用于預(yù)置觸發(fā)器的初始狀態(tài)，

工作過程中應(yīng)處于高電平，對電路工作狀態(tài)無影響。被封鎖被封鎖當(dāng)CP=1時1打開觸發(fā)器狀態(tài)由R，S輸入狀態(tài)決定。11打開觸發(fā)器的翻轉(zhuǎn)時刻受CP控制。CP高電平時，觸發(fā)器的狀態(tài)由R、S的狀態(tài)決定。&G1&G2SDRDQQ&G4SR&G3CP當(dāng)CP=1時1打開(1)S=0,R=00011觸發(fā)器保持原態(tài)觸發(fā)器狀態(tài)由R，S輸入狀態(tài)決定。11打開&G1&G2SDRDQQ&G4SR&G3CP1101010(2)S=0,R=1觸發(fā)器置“0”Q=0(3)S=1,R=0觸發(fā)器置“1”Q=111&G1&G2SDRDQQ&G4SR&G3CP1110011110若先翻若先翻11(4)S=1,R=1當(dāng)時鐘由1變0后觸發(fā)器狀態(tài)不定11&G1&G2SDRDQQ&G4SR&G3CP0110可控RS狀態(tài)表Qn—時鐘到來前觸發(fā)器的狀態(tài)Qn+1—時鐘到來后觸發(fā)器的狀態(tài)邏輯符號QQSRCPSDRDCP高電平時觸發(fā)器狀態(tài)由R、S確定nn+100SR01010111Qn+1Qn例：畫出可控R－S觸發(fā)器的輸出波形RSCP不定不定可控R－S狀態(tài)表CP高電平時觸發(fā)器狀態(tài)由R、S確定QQ0100SR01010111Qn+1Qn存在問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。CP克服辦法：采用JK觸發(fā)器或D觸發(fā)器RS00SR01010111Qn+1Qn21.1.2主從JK觸發(fā)器1.電路結(jié)構(gòu)從觸發(fā)器主觸發(fā)器反饋線CP

CP1互補時鐘控制主、從觸發(fā)器不能同時翻轉(zhuǎn)RS

C從觸發(fā)器QQQSDRD主觸發(fā)器K

CJ2.工作原理主觸發(fā)器打開主觸發(fā)器狀態(tài)由J、K決定，接收信號并暫存。從觸發(fā)器封鎖從觸發(fā)器狀態(tài)保持不變。CP＝1CP1RS

C從觸發(fā)器QQQSDRD

C主觸發(fā)器JK＝1010狀態(tài)保持不變從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。從觸發(fā)器打開主觸發(fā)器封鎖0C1CP101RS

從觸發(fā)器QQQSDRD

JKCP

主觸發(fā)器10CP高電平時觸發(fā)器接收信號并暫存(即主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)保持不變）。要求CP高電平期間J、K的狀態(tài)保持不變。CP下降沿()從觸發(fā)器翻轉(zhuǎn)(主、從觸發(fā)器狀態(tài)一致)。CP低電平時,主觸發(fā)器封鎖,J、K不起作用10CP011RS

從觸發(fā)器QQQSDRD

JKCP

主觸發(fā)器1RS

從觸發(fā)器QQQSDRD

JKCP

主觸發(fā)器01CP10(1)J=0，K=1設(shè)觸發(fā)器原態(tài)為“1”態(tài)翻轉(zhuǎn)為“0”態(tài)01100101011001設(shè)觸發(fā)器原態(tài)為“0”態(tài)為“0”態(tài)分析JK觸發(fā)器的邏輯功能1RS

從觸發(fā)器QQQSDRD

JKCP

主觸發(fā)器01CP10(2)J=1，K=0設(shè)觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)10011010100101設(shè)觸發(fā)器原態(tài)為“1”態(tài)為“1”態(tài)1RS

從觸發(fā)器QQQSDRD

JKCP

主觸發(fā)器1RS

從觸發(fā)器QQQSDRD

JKCP

主觸發(fā)器CP010(3)J=0，K=0設(shè)觸發(fā)器原態(tài)為“0”態(tài)保持原態(tài)00010001保持原態(tài)保持原態(tài)設(shè)觸發(fā)器原態(tài)為“1”態(tài)保持原態(tài)01CP10(4)J=1,K=1設(shè)觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)110110101001主從狀態(tài)一致狀態(tài)不變01狀態(tài)不變1RS

從觸發(fā)器QQQSDRD

JKCP

主觸發(fā)器CP01010設(shè)觸發(fā)器原態(tài)為“1”態(tài)為“0”狀態(tài)J=1,K=1時，每來一個時鐘脈沖，狀態(tài)翻轉(zhuǎn)一次，即具有計數(shù)功能。(1)J=1,K=1跳轉(zhuǎn)1RS

從觸發(fā)器QQQSDRD

JKCP

主觸發(fā)器CP010結(jié)論：CP高電平時主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)不變。CP下降沿()從觸發(fā)器翻轉(zhuǎn)(主、從觸發(fā)器狀態(tài)一致）CP低電平時,主觸發(fā)器封鎖,J、K不起作用,觸發(fā)器狀態(tài)不變。1RS

從觸發(fā)器QQQSDRD

JKCP

主觸發(fā)器3.JK觸發(fā)器的邏輯功能Qn10011100Qn01J

K

Qn

Qn+100011011JK觸發(fā)器狀態(tài)表01010101CP高電平時，主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)不變。CP下降沿()觸發(fā)器翻轉(zhuǎn)(主、從觸發(fā)器狀態(tài)一致）。CP低電平時,主觸發(fā)器封鎖,J、K不起作用,觸發(fā)器狀態(tài)不變。J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表(保持功能)

(置“0”功能)

(置“1”功能)(計數(shù)功能)C下降沿觸發(fā)翻轉(zhuǎn)SD、RD為直接置1、置0端，不受時鐘控制，低電平有效，觸發(fā)器工作時：

SD、RD應(yīng)接高電平。邏輯符號CPQJKSDRDQ例：JK觸發(fā)器工作波形CPJKQ下降沿觸發(fā)翻轉(zhuǎn)“0”基本R-S觸發(fā)器導(dǎo)引電路&G2&G1QQSDRD&G3&G4&G5&G6CPD21.1.3維持阻塞D觸發(fā)器1.電路結(jié)構(gòu)反饋線跳轉(zhuǎn)&G2&G1QQSDRD&G3&G4&G5&G6CPD21.1.3維持阻塞D觸發(fā)器2.邏輯功能01（1）D

=01觸發(fā)器狀態(tài)不變0當(dāng)CP=0時110當(dāng)CP=1時0101觸發(fā)器置“0”封鎖在CP=1期間，觸發(fā)器保持“0”11111100&G2&G1QQSDRD&G3&G4&G5&G6CPD21.1.3維持阻塞D觸發(fā)器2.邏輯功能01（1）D

=10觸發(fā)器狀態(tài)不變1當(dāng)CP=0時當(dāng)CP=1時10觸發(fā)器置“1”在CP=1期間，觸發(fā)器保持“1”D觸發(fā)器狀態(tài)表Dn

Qn+1

0101上升沿觸發(fā)翻轉(zhuǎn)邏輯符號DCPQQRDSDCP上升沿前接收信號，上升沿時觸發(fā)器翻轉(zhuǎn)，(其Q的狀態(tài)與D狀態(tài)一致；但Q的狀態(tài)總比D的狀態(tài)變化晚一步，即Qn+1=Dn；上升沿后輸入D不再起作用，觸發(fā)器狀態(tài)保持。即(不會空翻)結(jié)論：例：D觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉(zhuǎn)021.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器當(dāng)J=D，K=D時，兩觸發(fā)器狀態(tài)相同D觸發(fā)器狀態(tài)表Dn

Qn+1

0101J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表D1CPQJKSDRDQ仍為下降沿觸發(fā)翻轉(zhuǎn)2.將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器T

CPQJKSDRDQT觸發(fā)器狀態(tài)表T

Qn+1

01QnQn(保持功能)(計數(shù)功能)J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表當(dāng)J=K時，兩觸發(fā)器狀態(tài)相同3.將D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能即要求來一個CP，觸發(fā)器就翻轉(zhuǎn)一次。D觸發(fā)器狀態(tài)表Dn

Qn+1

0101CPQQDCPQD=Q01基本R－S觸發(fā)器狀態(tài)表SDRDQ100置0011置111不變保持00同時變1后不確定功能可控RS狀態(tài)表00SR01010111不定Qn+1QnD觸發(fā)器狀態(tài)表Dn

Qn+1

0101J

K

Qn+100Qn

01010111QnJK觸發(fā)器狀態(tài)表T觸發(fā)器狀態(tài)表T

Qn+1

01QnQnT'觸發(fā)器狀態(tài)表

Qn+1

21.2寄存器

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放n位二進制時，要n個觸發(fā)器。按功能分數(shù)碼寄存器移位寄存器RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q321.2.1數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指令可以由D觸發(fā)器或R-S觸發(fā)器組成并行輸入方式00001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變并行輸出方式RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取數(shù)指令1100并行輸出方式&&&&QQQQ00000011狀態(tài)保持不變10101111并行輸入方式21.2.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器1.單向移位寄存器清零D1移位脈沖23410111QQ3Q1Q2RD000000010010101101011011QJKFF0Q0QJKFF2QJKFF1QJKFF3數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入。QQQ從高位向低位依次輸入數(shù)碼輸入10C

Q3Q2Q1Q0DJ3K3J2K2J1K1J0K0

0000011.寫邏輯表達式邏輯表達式狀態(tài)表010101100101100101100110100110101000102

00

10

13

01

01

14

10

111110010110011000輸出再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式清零D1QQ3Q1Q2RD0000QJKFF0Q0QJKFF2QJKFF2QJKFF3QQQ5移位脈沖786數(shù)碼輸入左移寄存器波形圖12345678CP1111011DQ0Q3Q2Q11110待存數(shù)據(jù)1011存入寄存器0111從Q3取出1清零0寄存指令并行輸入串行輸出串行輸入移位脈沖DCP2.并行、串行輸入/串行輸出寄存器RDRDRDRDDQ2SDd2&F2Q1SDd1&F1Q0SDd0&F0DDQ3SDd3&F3D寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2Q3dFF3FF1FF0FF23.雙向移位寄存器：既能左移也能右移。DQ2DQ1DQ011>1RDCPS左移輸入待輸數(shù)據(jù)由低位至高位依次輸入待輸數(shù)據(jù)由高位至低位依次輸入101右移輸入移位控制端000000>1&>1&&&&&010右移串行輸入左移串行輸入UCCQ0Q1Q2Q3S1S0

CP16151413121110913456782D0D1D2D3DSRDSL

RDGND74LS194并行輸入0111100011011直接清零(異步)保持右移(從Q0向右移動)左移(從Q3向左移動)并行輸入

RDCPS1

S0功能74LS194功能表UCCQ0Q1Q2Q3S1S0CP16151413121110974LS19413456782D0D1D2D3DSRDSL

RDGND21.3計數(shù)器計數(shù)器是數(shù)字電路和計算機中廣泛應(yīng)用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。分類計數(shù)制加法計數(shù)器減法計數(shù)器可逆計數(shù)器異步計數(shù)器同步計數(shù)器

二進制計數(shù)器十進制計數(shù)器

N

進制計數(shù)器計數(shù)功能計數(shù)脈沖引入方式21.3.1二進制計數(shù)器按二進制的規(guī)律累計脈沖個數(shù)，它也是構(gòu)成其它進制計數(shù)器的基礎(chǔ)。要構(gòu)成n位二進制計數(shù)器，需用n個具有計數(shù)功能的觸發(fā)器。1.異步二進制加法計數(shù)器異步計數(shù)器：計數(shù)脈沖C不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。1010清零RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP計數(shù)脈沖三位異步二進制加法計數(shù)器在電路圖中J、Ｋ懸空表示J=K=1,具有計數(shù)功能，每來一個CP脈沖觸發(fā)器就翻轉(zhuǎn)一次T'觸發(fā)器下降沿觸發(fā)翻轉(zhuǎn)異步二進制加法器工作波形2分頻4分頻8分頻每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步CPQ0Q1Q2110100010000001101011111000CP01234567Q0Q1Q2110100010000001101011111000CP0123456788二進制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(CP)二進制加法計數(shù)器狀態(tài)表最低位觸發(fā)器來一個脈沖就翻轉(zhuǎn)一次。每個觸發(fā)器的輸出由“1”變?yōu)椤?”時，使相鄰的高位觸發(fā)器翻轉(zhuǎn)。從狀態(tài)表可看出：用D觸發(fā)器構(gòu)成三位二進制異步加法器2.若構(gòu)成減法計數(shù)器CP又如何連接？1.各觸發(fā)器CP應(yīng)如何連接？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能CP清零RDQDQQ0F0QDQQ1FF1QDQQ2FF2異步加法計數(shù)器異步減法計數(shù)器2.同步二進制加法計數(shù)器

異步計數(shù)器線路聯(lián)接簡單。各觸發(fā)器是逐級翻轉(zhuǎn)，因而工作速度較慢。同步計數(shù)器：

計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。

同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復(fù)雜。二進制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(CP)三位二進制加法計數(shù)器狀態(tài)表計數(shù)脈沖數(shù)二進制數(shù)十進制數(shù)Q3Q2Q1Q0012345678000000010010001101000101011001111000012345678計數(shù)脈沖數(shù)二進制數(shù)十進制數(shù)Q3Q2Q1Q09101112131415100110101011110011011110111191011121314151600000四位二進制加法計數(shù)器的狀態(tài)表計數(shù)脈沖同時加到各位觸發(fā)器上，當(dāng)每個CP到來后觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。由主從型JK觸發(fā)器組成的同步四位二進制加法計數(shù)器J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK驅(qū)動方程（J、K端邏輯表達式）J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0CQ3

Q2

Q1

Q0J3

K3

J2

K2

J1

K1

J0

K001234567891501000000110000111100000011001111110000001100001111000000111111111100000011000011111111111116000000

000

1

100

1

00

1

0

10

1

0

00

1

1

10

1

1

0

1

0

0

1

1

0

0

1

1

1

1

000

0

1111000010010001111001101010001011000100100011111111111111111111111111001100110011001100110000110000001100000011001100000000000000000000K0J0K1J1K2J2K3J3Q0Q1Q2Q315169876543210C15169876543210C74LS161型四位同步二進制計數(shù)器(a)外引線排列圖；(b)邏輯符號A0A1A3A2UCC:16GND:8EPETCPLDRD34561112131415Q0Q3Q1Q2RCO74LS161710291A01CP234RCO5A36EP7GND8911101213141516+UCC74LS161LDA1A2ETQ0Q3Q1Q2RD(a)(b)01111110

0

RD

CPEPET表21.3.474LS161型同步二進制計數(shù)器的功能表0111LD輸入輸出Q3Q2Q1Q0A3A2A1A0d3d2d1d0d3d2d1d0計數(shù)保持保持0000例:分析圖示邏輯電路的邏輯功能,說明其用處。

設(shè)初始狀態(tài)為“000”。RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP計數(shù)脈沖解：1.寫出各觸發(fā)器

J、K端和CP端的邏輯表達式

CP0=CP

K0=1

J0=Q2K1=1

J1=1CP1=Q0J2=Q0Q1K2=1CP2=CP

RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP計數(shù)脈沖CPJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000CP1=Q02.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程由表可知，經(jīng)5個脈沖循環(huán)一次，為五進制計數(shù)器。由于計數(shù)脈沖沒有同時加到各位觸發(fā)器上，所以為異步計數(shù)器。CP1=Q0CPQ2Q1Q0000010012010301141005000Q2Q1Q0000001010011100000CP012345CP012345異步五進制計數(shù)器工作波形21.3.2十進制計數(shù)器十進制計數(shù)器：計數(shù)規(guī)律：“逢十進一”。它是用四位二進制數(shù)表示對應(yīng)的十進制數(shù)，所以又稱為二－十進制計數(shù)器。四位二進制可以表示十六種狀態(tài)，為了表示十進制數(shù)的十個狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用8421編碼的十進制計數(shù)器。1.同步十進制計數(shù)器十進制加法計數(shù)器狀態(tài)表二進制數(shù)Q3Q2Q1Q0脈沖數(shù)(CP)十進制數(shù)0123456789100000000100100011010001010110011110001001000001234567890RDQJKQFF0QJKQFF1CP計數(shù)脈沖QJKQFF2QJKQQ3FF3Q2Q1Q0十進制同步加法計數(shù)器CQ3

Q2

Q1

Q0J3

K3

J2

K2

J1

K1

J0

K0012345678910000000110100111100000011011111110000001101001111000000111111111100000011010001111.寫出驅(qū)動方程1000

000

1

100

1

00

1

0

10

1

0

00

1

1

10

1

1

0

1

0

0

1

1

0

0

00000000Q0Q1Q2Q3CP12345678910十進制計數(shù)器工作波形常用74LS160型同步十進制加法計數(shù)器,其外引腳排列及功能表與74LS161型計數(shù)器相同。02.異步十進制計數(shù)器(1)74LS290型二-五-十進制計數(shù)器Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0邏輯功能及外引線排列110

10清零0000（1）R01、

R02：置“0”輸入端邏輯功能Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0邏輯功能及外引線排列0置“9”1100（1）S91、

S92：置“9”輸入端邏輯功能1

1Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0邏輯功能及外引線排列計數(shù)功能0011Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF00011輸入脈沖輸出二進制輸入脈沖輸出五進制Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF00011輸入脈沖8421碼輸出十進制Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF074LS290型計數(shù)器功能表輸入輸出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一為“0”有任一為“0”計數(shù)清零置9輸入計數(shù)脈沖8421異步十進制計數(shù)器計數(shù)狀態(tài)十進制計數(shù)器輸出(2)74LS290的應(yīng)用S92S91Q3Q0Q2Q1R01R02CP1CP0S91N74LS290S92Q2Q1NUCCR01R02CP0CP1Q0Q3地外引線排列圖17814S92S91Q3Q0Q2Q1R01R02CP1CP0計數(shù)脈沖輸入CPQ3

Q2

Q1000010012010301141005000五進制輸出異步五進制計數(shù)器000001010011100000CP012345Q0Q1Q2如何構(gòu)成N進制計數(shù)器反饋置“0”法(清零法)：當(dāng)滿足一定的條件時，利用計數(shù)器的復(fù)位端強迫計數(shù)器清零,重新開始新一輪計數(shù)。

利用反饋置“0”法可用已有的計數(shù)器得出小于原進制的計數(shù)器。

例：用一片74LS290可構(gòu)成十進制計數(shù)器，如將十進制計數(shù)器適當(dāng)改接,利用其清零端進行反饋清零，則可得出十以內(nèi)的任意進制計數(shù)器。用一片74LS290構(gòu)成十以內(nèi)的任意進制計數(shù)器例：六進制計數(shù)器六種狀態(tài)二進制數(shù)Q3Q2Q1Q0脈沖數(shù)(CP)十進制數(shù)0123456789100000000100100011010001010110011110001001000001234567890例：六進制計數(shù)器六種狀態(tài)當(dāng)狀態(tài)0110（6）出現(xiàn)時，將Q2=1，Q1=1送到復(fù)位端R01和R02，使計數(shù)器立即清零。狀態(tài)0110僅瞬間存在。反饋置“0”實現(xiàn)方法:Q3Q2Q1Q0000000010010001101000101011001111000100100001111六進制計數(shù)器S92S91Q3Q0Q2Q1R01R02CP1CP0計數(shù)脈沖計數(shù)器清零七進制計數(shù)器

當(dāng)出現(xiàn)0110（6）時，應(yīng)立即使計數(shù)器清零，重新開始新一輪計數(shù)。當(dāng)出現(xiàn)

0111(7)時，計數(shù)器立即清零，重新開始新一輪計數(shù)。S92S91Q3Q0Q2Q1R01R02CP1CP0計數(shù)脈沖計數(shù)器清零&.二片74LS290構(gòu)成100以內(nèi)的計數(shù)器例1：二十四進制計數(shù)器二十四分頻輸出.0010(2)0100(4)S92S91Q3Q0Q2Q1R01R02CP1CP0計數(shù)脈沖S92S91Q3Q0Q2Q1R01R02CP1CP0十位個位兩位十進制計數(shù)器100進制例2:六十進制計數(shù)器Q3

Q2

Q1

Q0S9(1)

S9(2)

R0(1)

R0(2)CP1

CP0個位Q3

Q2

Q1

Q0S9(1)

S9(2)

R0(1)

R0(2)CP0CP1十位個位為十進制，十位為六進制。個位的最高位Q3接十位的CP0

，個位十進制計數(shù)器經(jīng)過十個脈沖循環(huán)一次，每當(dāng)?shù)谑畟€脈沖來到后Q3由1變?yōu)?，相當(dāng)于一個下降沿，使十位六進制計數(shù)器計數(shù)。經(jīng)過六十個脈沖，個位和十位計數(shù)器都恢復(fù)為0000。有兩個二-五-十進制計數(shù)器，高電平清零74LS390外引線排列圖11689UCC1Q21Q11RD1Q01Q3地1CP02Q32Q22Q12Q02RD2CP02CP11CP1十位0100(4)個位0110(6)計數(shù)脈沖十位個位兩位十進制計數(shù)器100進制例：用一片74LS390構(gòu)成四十六進制計數(shù)器&1Q31Q01Q21Q11RD1CP11CP02Q32Q02Q22Q12RD2CP12CP074LS192外引線排列圖11689UCCQ2CPUQ1Q0Q3地D1BOCLRCOCPD74LS192D0D2D3十進制同步加/減計數(shù)器CPD(DOWN)—減法脈沖輸入端CPU(UP)—加法脈沖輸入端CO—進位端BO—借位端C(CLR)—清零端74LS192功能表110

加

計數(shù)

00D0~D3

置數(shù)1110

保持

110

減計數(shù)

1

清零

U

D

LOAD

CLR

D0~D3功能

十進制同步加/減計數(shù)器21.3.4環(huán)行計數(shù)器工作原理：Q1DF1Q2DF2Q3DF3Q0DF0CP先將計數(shù)器置為Q3Q2Q1Q0=1000

而后每來一個C，其各觸發(fā)器狀態(tài)依次右移一位。即：10000100001000011000環(huán)行計數(shù)器工作波形CP1234Q2Q1Q0Q3環(huán)行計數(shù)器可作為順序脈沖發(fā)生器。1000010000100001100021.3.5環(huán)行分配器K0=Q2

J0=Q2

J1=Q0J2=Q1

K1=Q0

K2=Q1Q0Q1Q2CPQJKQFF2Q0Q1Q2QJKQFF1QJKQFF0環(huán)行分配器工作波形Q2Q1Q0CP12345678Q0Q1Q2可產(chǎn)生相移為的順序脈沖。21.4555定時器及其應(yīng)用555定時器是一種將模擬電路和數(shù)字電路集成于一體的電子器件。用它可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器和施密特觸發(fā)器等多種電路。555定時器在工業(yè)控制、定時、檢測、報警等方面有廣泛應(yīng)用。21.4.1555定時器的結(jié)構(gòu)及工作原理1.分壓器：由三個等值電阻構(gòu)成2.比較器：由電壓比較器C1和C2構(gòu)成3.R-S觸發(fā)器4.放電開關(guān)管TVAVB輸出端電壓控制端高電平觸發(fā)端低電平觸發(fā)端放電端復(fù)位端UCC分壓器比較器R-S觸發(fā)器放電管調(diào)轉(zhuǎn)地++C1++C2QQRDSD5k5k5kT2456783101010101導(dǎo)通截止保持保持不定不定++C1++C2QQRDSD5kΩT245678315kΩ5kΩ2/3UCC1/3UCCUCC<2/3UCCV6V2<1/3UCC>2/3UCC>1/3UCC<2/3UCC>1/3UCCRDSD101011QT10保持導(dǎo)通截止保持1.由555定時器組成的多諧振蕩器

多諧振蕩器是一種無穩(wěn)態(tài)觸發(fā)器，接通電源后，不需外加觸發(fā)信號，就能產(chǎn)生矩形波輸出。由于矩形波中含有豐富的諧波，故稱為多諧振蕩器。

多諧振蕩器是一種常用的脈沖波形發(fā)生器,觸發(fā)器和時序電路中的時鐘脈沖一般是由多諧振蕩器產(chǎn)生的。21.4.2定時器電路的應(yīng)用UCC++C1++C2QQRDSD..5K5K5KVAVBT13245678(復(fù)位端)(地)uO1.由555定時器組成的多諧振蕩器接通電源通電前uC=0011100>2/3UCCuCR1R2.+–C充電C放電1<1/3UCC48562713+UCCuOuC.CR1R2tp1tp22/3UCC1/3UCCtp1=(R1+R2)Cln2=0.7(R1+R2)Ctp2=R2Cln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通電源uCtOuOtO例：多諧振蕩器構(gòu)成水位監(jiān)控報警電路水位正常情況下，電容C被短接,揚聲器不發(fā)音；水位下降到探測器以下時，多諧振蕩器開始工作，揚聲器發(fā)出報警。.uC.+UCC4876213CR1R25+21.4.2定時器電路的應(yīng)用

單穩(wěn)態(tài)觸發(fā)器只有一個穩(wěn)定狀態(tài)。在未加觸發(fā)脈沖前，電路處于穩(wěn)定狀態(tài)；在觸發(fā)脈沖作用下，電路由穩(wěn)定狀態(tài)翻轉(zhuǎn)為暫穩(wěn)定狀態(tài)，停留一段時間后，電路又自動返回穩(wěn)定狀態(tài)。

暫穩(wěn)定狀態(tài)的長短，取決于電路的參數(shù)，與觸發(fā)脈沖無關(guān)。2.由555定時器組成的單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器一般用做定時、整形及延時。14uO<2/3UCC1穩(wěn)定狀態(tài)ucR1+UCCui7設(shè)：Q初始狀態(tài)＝10截止保持>2/3UCC置“0”10導(dǎo)通置“1”2.由555定時器組成的單穩(wěn)態(tài)觸發(fā)器UCC++C1++C2QQRDSD5K5K5KVAVBT38(復(fù)位端)652(地)11001ui