項(xiàng)目7 基本邏輯門電路-lm2

項(xiàng)目7

邏輯門電路什么構(gòu)成了這些邏輯原件？一、二極管與門和或門電路1．與門電路基本邏輯門電路輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V0V0V5V0101BLA0011輸入0001輸出

與邏輯真值表與門在電路中的波形圖0101BLA0011輸入0001輸出

與邏輯真值表

2．或門電路輸入輸出VA（V）VB（V）VL（V）0V0V5V5V0V5V0V5V0V5V5V5V0101BLA0011輸入0111輸出

或邏輯真值表二、三極管非門電路輸入輸出VA（V）VL（V）0V5V5V0VLA01輸入10輸出非邏輯真值表與非門的復(fù)合三、復(fù)合門電路TTL邏輯門電路一、TTL與非門的基本結(jié)構(gòu)及工作原理1．TTL與非門的基本結(jié)構(gòu)TTL與非門電路的基本結(jié)構(gòu)2．TTL與非門的邏輯關(guān)系（1）輸入全為高電平3.6V時(shí)。

T2、T3飽和導(dǎo)通，實(shí)現(xiàn)了與非門的邏輯功能之一：輸入全為高電平時(shí)，輸出為低電平。由于T2飽和導(dǎo)通，VC2=1V。T4和二極管D都截止。由于T3飽和導(dǎo)通，輸出電壓為：

VO=VCES3≈0.3V該發(fā)射結(jié)導(dǎo)通，VB1=1V。T2、T3都截止。（2）輸入有低電平0.3V

時(shí)。實(shí)現(xiàn)了與非門的邏輯功能的另一方面：輸入有低電平時(shí)，輸出為高電平。忽略流過RC2的電流，VB4≈VCC=5V

。由于T4和D導(dǎo)通，所以：

VO≈VCC-VBE4-VD

=5-0.7-0.7=3.6（V）綜合上述兩種情況，該電路滿足與非的邏輯功能，即：TTL與非門傳輸延遲時(shí)間tpd導(dǎo)通延遲時(shí)間tPHL——從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。一般TTL與非門傳輸延遲時(shí)間tpd的值為幾納秒～十幾個(gè)納秒。截止延遲時(shí)間tPLH——從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。與非門的傳輸延遲時(shí)間tpd：

三、TTL與非門的電壓傳輸特性及抗干擾能力1．電壓傳輸特性曲線：Vo=f（Vi）ABCDE截止區(qū)線性區(qū)過渡區(qū)飽和區(qū)（1）輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。（2）輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V。2．幾個(gè)重要參數(shù)ABCDE截止區(qū)線性區(qū)過渡區(qū)飽和區(qū)（3）關(guān)門電平電壓VOFF——是指輸出電壓下降到VOH（min）時(shí)對(duì)應(yīng)的輸入電壓。只要Vi<VOFF，V0就是高電平，即允許輸入低電壓的最大值。在產(chǎn)品手冊中常稱為輸入低電平電壓，用VIL（max）表示。一般產(chǎn)品規(guī)定VIL（max）=0.8V合格。（4）開門電平電壓VON——是指輸出電壓下降到VOL（max）時(shí)對(duì)應(yīng)的輸入電壓。即輸入高電壓的最小值。在產(chǎn)品手冊中常稱為輸入高電平電壓，用VIH（min）表示。一般產(chǎn)品規(guī)定VIH（min）=2V。（5）閾值電壓Vth——電壓傳輸特性的過渡區(qū)所對(duì)應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。近似地：Vth≈VOFF≈VON

即Vi＜Vth，與非門關(guān)門，輸出高電平；

Vi＞Vth，與非門開門，輸出低電平。

Vth又常被形象化地稱為門檻電壓。Vth的值為1.3V～1.４V。低電平噪聲容限

VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V高電平噪聲容限

VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4VTTL門電路的輸出高低電平不是一個(gè)值，而是一個(gè)范圍。3．抗干擾能力輸入高低電平也有一個(gè)范圍，即它的輸入信號(hào)允許一定的容差，稱為噪聲容限。五、TTL與非門舉例——74LS0074LS00是一種典型的TTL與非門器件，內(nèi)部含有4個(gè)2輸入端與非門，共有14個(gè)引腳。引腳排列圖如圖所示。在工程實(shí)踐中，有時(shí)需要將幾個(gè)門的輸出端并聯(lián)使用，以實(shí)現(xiàn)與邏輯，稱為線與。普通的TTL門電路不能進(jìn)行線與。為此，專門生產(chǎn)了一種可以進(jìn)行線與的門電路——集電極開路門（OC門）。集電極開路門（OC門）（1）實(shí)現(xiàn)線與。

邏輯關(guān)系為:OC門主要有以下幾方面的應(yīng)用：（2）實(shí)現(xiàn)電平轉(zhuǎn)換。如圖示，可使輸出高電平變?yōu)?0V。（3）用做驅(qū)動(dòng)器。如圖是用來驅(qū)動(dòng)發(fā)光二極管的電路。（1）三態(tài)輸出門的結(jié)構(gòu)及工作原理。當(dāng)EN=0時(shí)，G輸出為1，D1截止，相當(dāng)于一個(gè)正常的二輸入端與非門，稱為正常工作狀態(tài)。當(dāng)EN=1時(shí)，G輸出為0，T4由于VB4截止,T3由于T1飽和而截止。這時(shí)從輸出端L看進(jìn)去，呈現(xiàn)高阻，稱為高阻態(tài)，或禁止態(tài)。5．三態(tài)門（TS門）去掉非門G，則EN=1時(shí)，為工作狀態(tài)，EN=0時(shí)，為高阻態(tài)。三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。（a）組成單向總線——實(shí)現(xiàn)信號(hào)的分時(shí)單向傳送。（b）組成雙向總線，實(shí)現(xiàn)信號(hào)的分時(shí)雙向傳送。（2）三態(tài)門的應(yīng)用七、TTL集成邏輯門電路系列簡介1．74系列——為TTL集成電路的早期產(chǎn)品，屬中速TTL器件。2．74L系列——為低功耗TTL系列，又稱LTTL系列。3．74H系列——為高速TTL系列。4．74S系列——為肖特基TTL系列，進(jìn)一步提高了速度。5．74LS系列——為低功耗肖特基系列。6．74AS系列——為先進(jìn)肖特基系列，7．74ALS系列——為先進(jìn)低功耗肖特基系列。1．邏輯關(guān)系：（設(shè)VDD＞（VTN+|VTP|），且VTN=|VTP|）（1）當(dāng)Vi=0V時(shí)，TN截止，TP導(dǎo)通。輸出VO≈VDD。（2）當(dāng)Vi=VDD時(shí)，TN導(dǎo)通，TP截止，輸出VO≈0V。CMOS非門

CMOS邏輯門電路是由N溝道MOSFET和P溝道MOSFET互補(bǔ)而成。

CMOS邏輯門電路（2）或非門其他的CMOS門電路1．CMOS與非門和或非門電路（1）與非門一、TTL與CMOS器件之間的接口問題

兩種不同類型的集成電路相互連接，驅(qū)動(dòng)門必須要為負(fù)載門提供符合要求的高低電平和足夠的輸入電流，即要滿足下列條件：

驅(qū)動(dòng)門的VOH（min）≥負(fù)載門的VIH（min）驅(qū)動(dòng)門的VOL（max）≤負(fù)載門的VIL（max）驅(qū)動(dòng)門的IOH（max）≥負(fù)載門的IIH（總）驅(qū)動(dòng)門的IOL（max）≥負(fù)載門的IIL（總）集成邏輯門電路的應(yīng)用

（2）對(duì)于或非門及或門，多余輸入端應(yīng)接低電平，比如直接接地；也可以與有用的輸入端并聯(lián)使用。多余輸入端的處理

（1）對(duì)于與非門及與門，多余輸入端應(yīng)接高電平。如直接接電源正端，在前級(jí)驅(qū)動(dòng)能力允許時(shí)，也可以與有用的輸入端并聯(lián)使用。3．一端消去或加上小圓圈，同時(shí)將相應(yīng)變量取反，其邏輯關(guān)系不變。2．任一條線一端上的小圓圈移到另一端，其邏輯關(guān)系不變。

2.5混合邏輯中邏輯符號(hào)的變換1．邏輯圖中任一條線的兩端同時(shí)加上或消去小圓圈，其邏輯關(guān)系不變。

本章小結(jié)1．最簡單的門電路是二極管與門、或門和三極管非門。它們是集成邏輯門電路的基礎(chǔ)。

2．目前普遍使用的數(shù)字集成電路主要有兩大類，一類由NPN型三極管組成，簡稱TTL集成電路；另一類由MOSFET構(gòu)成，簡稱MOS集成電路。

3．TTL集成邏輯門電路的輸入級(jí)采用多發(fā)射極三級(jí)管、輸出級(jí)采用達(dá)林頓結(jié)構(gòu)，這不僅提高了門電路的開關(guān)速度，也使電路有較強(qiáng)的驅(qū)動(dòng)負(fù)載的能力。在TTL系列中，除了有實(shí)現(xiàn)各種基本邏輯功能的門電路以外，還有集電