專升本電工觸發(fā)器和時序邏輯電路

電路的輸出狀態(tài)不僅取決于當(dāng)時的輸入信號，而且與電路原來的狀態(tài)有關(guān)，當(dāng)輸入信號消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。時序邏輯電路的特點：

下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構(gòu)成時序電路的基本邏輯單元。第21章觸發(fā)器和時序邏輯電路21.1

雙穩(wěn)態(tài)觸發(fā)器特點：

1.有兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)；

2.能根據(jù)輸入信號將觸發(fā)器置成“0”或“1”態(tài)；

3.輸入信號消失后，被置成的“0”或“1”態(tài)能保存下來，即具有記憶功能。雙穩(wěn)態(tài)觸發(fā)器：是一種具有記憶功能的邏輯單元電路，它能儲存一位二進(jìn)制碼。&QQG1&G2SDRD21.1.1R－S

觸發(fā)器兩互補輸出端1.基本R－S觸發(fā)器兩輸入端正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即Q=1，Q=0時，稱為“1”態(tài)；反之為“0”態(tài)。反饋線基本R－S

觸發(fā)器狀態(tài)表邏輯符號RD(ResetDirect)-直接置“0”端(復(fù)位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不變保持00同時變1后不確定功能低電平有效可控RS狀態(tài)表00SR01010111不定Qn+1QnQn—時鐘到來前觸發(fā)器的狀態(tài)Qn+1—時鐘到來后觸發(fā)器的狀態(tài)邏輯符號QQSRCPSDRDCP高電平時觸發(fā)器狀態(tài)由R、S確定例：畫出可控R－S

觸發(fā)器的輸出波形RSCP不定不定可控R－S狀態(tài)表

CP高電平時觸發(fā)器狀態(tài)由R、S確定QQ0100SR01010111不定Qn+1QnJ

K

Qn+1

00Qn

010

101

11

Qn

JK觸發(fā)器狀態(tài)表(保持功能)

(置“0”功能)

(置“1”功能)

(計數(shù)功能)C下降沿觸發(fā)翻轉(zhuǎn)SD

、RD為直接置1、置0端，不受時鐘控制，低電平有效，觸發(fā)器工作時SD

、RD應(yīng)接高電平。邏輯符號CPQJKSDRDQ例：JK

觸發(fā)器工作波形CPJKQ下降沿觸發(fā)翻轉(zhuǎn)D觸發(fā)器狀態(tài)表D

Qn+1

0101上升沿觸發(fā)翻轉(zhuǎn)邏輯符號DCPQQRDSD

CP上升沿前接收信號，上降沿時觸發(fā)器翻轉(zhuǎn)，(其Q的狀態(tài)與D狀態(tài)一致；但Q的狀態(tài)總比D的狀態(tài)變化晚一步，即Qn+1=Dn；上升沿后輸入D不再起作用，觸發(fā)器狀態(tài)保持。即(不會空翻)結(jié)論：例：D

觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉(zhuǎn)21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換為D

觸發(fā)器當(dāng)J=D，K=D時，兩觸發(fā)器狀態(tài)相同D觸發(fā)器狀態(tài)表D

Qn+1

0101J

K

Qn+1

00Qn

010

101

11

Qn

JK觸發(fā)器狀態(tài)表D1CPQJKSDRDQ仍為下降沿觸發(fā)翻轉(zhuǎn)2.將JK觸發(fā)器轉(zhuǎn)換為T

觸發(fā)器T

CPQJKSDRDQT觸發(fā)器狀態(tài)表T

Qn+1

01QnQn(保持功能)(計數(shù)功能)J

K

Qn+1

00Qn

010

101

11

Qn

JK觸發(fā)器狀態(tài)表當(dāng)J=K時，兩觸發(fā)器狀態(tài)相同3.將D

觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能即要求來一個CP，

觸發(fā)器就翻轉(zhuǎn)一次。CPQD=QD觸發(fā)器狀態(tài)表D

Qn+1

0101CPQQD【習(xí)題】21.1.5分別畫出各觸發(fā)器Q端的波形。設(shè)初態(tài)均為0。指出哪個具有計數(shù)功能。CPQ(a)計數(shù)功能Q(b)Q(c)CPQ(a)Q(b)Q(c)Q(d)Q(e)Q(f)a,d,e具有計數(shù)功能。21.1.6分別畫出Q1和Q2的波形。設(shè)初態(tài)均為0。

CP頻率為4000HZ，則Q1和Q2波形的頻率為多少？CPQ1Q22000HZ1000HZ21.2

寄存器

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進(jìn)制數(shù)，存放n

位二進(jìn)制時，要n個觸發(fā)器。按功能分?jǐn)?shù)碼寄存器移位寄存器RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q321.2.1數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指令通常由D觸發(fā)器或R-S觸發(fā)器組成并行輸入方式00001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取數(shù)指令1100并行輸出方式&&&&QQQQ00000011狀態(tài)保持不變1010111121.2.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器寄存數(shù)碼1.單向移位寄存器清零D1移位脈沖23410111QQ3Q1Q2RD0000000100101011010110111011QJKFF0Q1QJKFF2QJKFF1QJKFF3數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入。QQQ從高位向低位依次輸入數(shù)碼輸入右移串行輸入左移串行輸入UCCQ0Q1Q2Q3S1S0

CP16151413121110913456782D0D1D2D3DSRDSL

RDGND74LS194并行輸入0111100011011直接清零(異步)保持右移(從Q0向右移動)左移(從Q3向左移動)并行輸入

RDCPS1

S0功能74LS194功能表UCCQ0Q1Q2Q3S1S0CP16151413121110974LS19413456782D0D1D2D3DSRDSL

RDGND21.3

計數(shù)器計數(shù)器是數(shù)字電路和計算機中廣泛應(yīng)用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器

(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器

N

進(jìn)制計數(shù)器(按計數(shù)制)二進(jìn)制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(CP)二進(jìn)制加法計數(shù)器狀態(tài)表從狀態(tài)表可看出：最低位觸發(fā)器來一個脈沖就翻轉(zhuǎn)一次，每個觸發(fā)器由1變?yōu)?時，要產(chǎn)生進(jìn)位信號,

這個進(jìn)位信號應(yīng)使相鄰的高位觸發(fā)器翻轉(zhuǎn)。1010當(dāng)J、K=1時，具有計數(shù)功能，每來一個脈沖觸發(fā)器就翻轉(zhuǎn)一次.清零RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP計數(shù)脈沖三位異步二進(jìn)制加法計數(shù)器在電路圖中J、Ｋ懸空表示J、K=1下降沿觸發(fā)翻轉(zhuǎn)每來一個CP翻轉(zhuǎn)一次當(dāng)相鄰低位觸發(fā)器由1變0時翻轉(zhuǎn)異步二進(jìn)制加法器工作波形2分頻4分頻8分頻每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步CP12345678Q0Q1Q2用D觸發(fā)器構(gòu)成三位二進(jìn)制異步加法器？？2、若構(gòu)成減法計數(shù)器CP又如何連接？思考1、各觸發(fā)器CP應(yīng)如何連接？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能CP清零RDQDQQ0F0QDQQ1FF1QDQQ2FF22.同步二進(jìn)制加法計數(shù)器異步二進(jìn)制加法計數(shù)器線路聯(lián)接簡單。各觸發(fā)器是逐級翻轉(zhuǎn)，因而工作速度較慢。同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復(fù)雜。同步計數(shù)器組成原則:根據(jù)翻轉(zhuǎn)條件,確定觸發(fā)器級間連接方式—找出J、K輸入端的聯(lián)接方式。二進(jìn)制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(CP)二進(jìn)制加法計數(shù)器狀態(tài)表

從狀態(tài)表可看出：最低位觸發(fā)器FF0每來一個脈沖就翻轉(zhuǎn)一次；FF1：當(dāng)Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次；FF2：當(dāng)Q0=Q1=1時，再來一個脈沖則翻轉(zhuǎn)一次。計數(shù)脈沖數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)Q3Q2Q1Q0012345678000000010010001101000101011001111000012345678計數(shù)脈沖數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)Q3Q2Q1Q0910111213141510011010101111001101111011119101112131415

16

00000四位二進(jìn)制加法計數(shù)器的狀態(tài)表21.3.2十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器：計數(shù)規(guī)律：“逢十進(jìn)一”。它是用四位二進(jìn)制數(shù)表示對應(yīng)的十進(jìn)制數(shù)，所以又稱為二-十進(jìn)制計數(shù)器。四位二進(jìn)制可以表示十六種狀態(tài)，為了表示十進(jìn)制數(shù)的十個狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用8421編碼的十進(jìn)制計數(shù)器。1.同步十進(jìn)制計數(shù)器十進(jìn)制加法計數(shù)器狀態(tài)表二進(jìn)制數(shù)Q3Q2Q1Q0脈沖數(shù)(CP)十進(jìn)制數(shù)01234567891000000001001000110100010101100111100010010000012345678900011輸入脈沖輸出二進(jìn)制輸入脈沖輸出五進(jìn)制Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF00011輸入脈沖輸出十進(jìn)制Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF074LS290型計數(shù)器功能表輸入輸出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一為“0”有任一為“0”計數(shù)清零置9輸入計數(shù)脈沖8421異步十進(jìn)制計數(shù)器十分頻輸出(進(jìn)位輸出)計數(shù)狀態(tài)計數(shù)器輸出(2)74LS290的應(yīng)用S91N74LS290S92Q2Q1NUCCR01R02CP0CP1Q0Q3地外引線排列圖17814S92S91Q3Q0Q2Q1R01R02CP1CP0如何構(gòu)成N進(jìn)制計數(shù)器反饋置“0”法：當(dāng)滿足一定的條件時，利用計數(shù)器的復(fù)位端強迫計數(shù)器清零,重新開始新一輪計數(shù)。

利用反饋置“0”法可用已有的計數(shù)器得出小于原進(jìn)制的計數(shù)器。

例：用一片74LS290可構(gòu)成十進(jìn)制計數(shù)器，如將十進(jìn)制計數(shù)器適當(dāng)改接,利用其清零端進(jìn)行反饋清零，則可得出十以內(nèi)的任意進(jìn)制計數(shù)器。用一片74LS290構(gòu)成十以內(nèi)的任意進(jìn)制計數(shù)器例：六進(jìn)制計數(shù)器六種狀態(tài)二進(jìn)制數(shù)Q3Q2Q1Q0脈沖數(shù)(CP)十進(jìn)制數(shù)0123456789100000000100100011010001010110011110001001000001234567890例：六進(jìn)制計數(shù)