第二部分嵌入式硬件

嵌入式操作系統(tǒng)

EmbeddedOperatingSystem2016年2月桑楠sn@

信息與軟件工程學(xué)院1第二部分信息與軟件工程學(xué)院2嵌入式硬件學(xué)什么？信息與軟件工程學(xué)院3嵌入式開發(fā)板與PC板有哪些差別?如何在評估板上調(diào)試軟件？如何將評估板變成MP4?如何設(shè)計一個QUADX的硬件系統(tǒng)?核心內(nèi)容嵌入式硬件基礎(chǔ)嵌入式處理器ADI(AnalogDevicesInc)的Black-finBF-561嵌入式硬件設(shè)計信息與軟件工程學(xué)院4嵌入式硬件基礎(chǔ)信息與軟件工程學(xué)院5嵌入式硬件的基本構(gòu)成信息與軟件工程學(xué)院6

嵌入式系統(tǒng)的硬件是以嵌入式微處理器為核心，主要由嵌入式微處理器、總線、存儲器、輸入/輸出接口和設(shè)備組成。嵌入式處理器信息與軟件工程學(xué)院7嵌入式處理器結(jié)構(gòu)馮·諾依曼結(jié)構(gòu)：將指令和數(shù)據(jù)存放在同一存儲空間中，統(tǒng)一編址，指令和數(shù)據(jù)通過同一總線訪問。哈佛結(jié)構(gòu)：程序和數(shù)據(jù)存儲在不同的存儲空間中，每個存儲器獨立編制、獨立訪問AddrDataMemoryMOVr8,#8CPUPCInstFig.1VonNeumann(Princeton)

InstCPUPCAddr

DataMemoryInstructionMemoryAddrDataFig.2Harvard嵌入式處理器（2）信息與軟件工程學(xué)院8指令集：RISC（ReducedInstructionSetComputer）、CISC（ComplexInstructionSetComputer）

CISCRISC價格由硬件完成部分軟件功能，硬件復(fù)雜性增加，芯片成本高由軟件完成部分硬件功能，軟件復(fù)雜性增加，芯片成本低性能減少代碼尺寸，增加指令的執(zhí)行周期數(shù)使用流水線降低指令的執(zhí)行周期數(shù)，增加代碼尺寸指令集大量的混雜型指令集，有簡單快速的指令，也有復(fù)雜的多周期指令，符合HLL（highlevellanguage）簡單的單周期指令，在匯編指令方面有相應(yīng)的CISC微代碼指令高級語言支持硬件完成軟件完成尋址模式復(fù)雜的尋址模式，支持內(nèi)存到內(nèi)存尋址簡單的尋址模式，僅允許LOAD和STORE指令存取內(nèi)存，其它所有的操作都基于寄存器到寄存器控制單元微碼直接執(zhí)行寄存器數(shù)目寄存器較少寄存器較多嵌入式處理器（3）信息與軟件工程學(xué)院9特點高集成度：SOC（SystemOnChip）；集成32位CPU和電源、電路板面積減小50%。體系結(jié)構(gòu)：支持浮點運算、流水線、多功能單元（2*ALU+2*MAC+4*ALU(Video)...）、多核架構(gòu)、...指令集：乘加(MAC)、SIMD(單指令多數(shù)據(jù))類操作、零開銷的循環(huán)指令、多媒體加速指令、...性能：VLIW、多核、GPU、...功耗：降低多維功耗（待機、模擬、外設(shè)、數(shù)據(jù)寫入、運行處理）工作環(huán)境：高低溫、EMI(電磁干擾)、EMC(電磁兼容性)專用化：工業(yè)的安全和穩(wěn)定需求；傳感器網(wǎng)絡(luò)；汽車；...嵌入式處理器（4）信息與軟件工程學(xué)院10分類按位數(shù)：4位、8位、16位、32位和64位。MPU：單板機—整個計算機系統(tǒng)集中在一個板上；386EX、PC104、...MCU：單片機—整個計算機系統(tǒng)集中在一個芯片中；MSC51、PPC5xx、...DSP：數(shù)字信號處理器—大運算量、高速實時信號處理；TMS320系列、達芬奇系列、ADI的Blackfin系列、...SOC：片上系統(tǒng)—有專用目標(biāo)的集成電路，其中包含完整系統(tǒng)并有嵌入軟件的全部內(nèi)容；海思Hi3751、...嵌入式處理器（5）信息與軟件工程學(xué)院11流行的嵌入式處理器ARM：AdvancedRISCMachine。MIPS：MicroprocessorwithoutInterlockedPipedStagesADI：AnalogDevices,Inc.(亞德諾半導(dǎo)體)。Blackfin系列：TI：德州儀器；全球第三；達芬奇系列Atmel：現(xiàn)屬MicrochipTechnology；非易失性存儲器、SOC、RF、...Infineon：英飛凌，西門子的半導(dǎo)體公司。全球第五freescale：飛思卡爾；2015-2與NXP（恩智浦）合并ST：意法半導(dǎo)體；全球第四華為海思：海思半導(dǎo)體；無線/固定網(wǎng)絡(luò)、數(shù)字媒體等領(lǐng)域的芯片及解決方案總線（Bus）信息與軟件工程學(xué)院12總線：CPU與存儲器和設(shè)備通信的機制，是計算機各部件之間傳送數(shù)據(jù)、地址和控制信息的公共通道位置：片內(nèi)總線或內(nèi)部總線、片外總線功能：數(shù)據(jù)總線Dbus、地址總線Abus、控制總線CbusARMAMBA：AdvancedMicrocontrollerBusArchitectureAHB：用于高性能系統(tǒng)模塊的連接ASB：也用于高性能系統(tǒng)模塊的連接，可由AHB代替APB：用于較低性能外設(shè)的簡單連接總線（Bus，2）信息與軟件工程學(xué)院13示例：基于AMBA總線的典型系統(tǒng)框架外部總線APB系統(tǒng)總線AHB測試接口ARMCPUSDRAMControlSRAMLCDControl橋并行接口串行接口TimerUART總線（Bus，3）信息與軟件工程學(xué)院14PCI總線：地址、數(shù)據(jù)多路復(fù)用的高性能32位和64位總線微處理器與外圍控制部件、外圍附加板之間的互連機構(gòu)規(guī)定了互連的協(xié)議、電氣、機械及配置空間規(guī)范，以保證全系統(tǒng)的自動配置電氣方面專門定義了5V和3.3V信號、環(huán)境定義了64位總線擴展和66MHz總線時鐘的技術(shù)規(guī)范...總線（Bus，4）信息與軟件工程學(xué)院15PCI-E總線：PCI-Express，一種通用的總線規(guī)格，Intel，取代現(xiàn)有電腦系統(tǒng)內(nèi)部的總線傳輸接口線I/O層次的根部，將CPU/存儲器子系統(tǒng)與I/O相連；支持一個或多個PCIExpress

端口

定義為多個虛擬PCI之間的橋路器件的邏輯組能作為PCIExpress執(zhí)行的請求者或完成者的那一類器件總線（Bus，5）信息與軟件工程學(xué)院16CPCI總線：緊湊型PCI，以PCI電氣規(guī)范為標(biāo)準(zhǔn)的高性能工業(yè)用總線，廣泛應(yīng)用在通訊、網(wǎng)絡(luò)、實時系統(tǒng)控制、產(chǎn)業(yè)自動化、實時數(shù)據(jù)采集、軍事系統(tǒng)等?；贑PCI總線的測井?dāng)?shù)據(jù)采集板卡總線（Bus，6）信息與軟件工程學(xué)院17雙機通信在CPCI

上的實現(xiàn)存儲（Memory）信息與軟件工程學(xué)院18高速緩存Cache：嵌入式系統(tǒng)中，Cache全部都集成在嵌入式微處理器內(nèi)數(shù)據(jù)Cache、指令Cache或混合Cache主存：處理器能直接訪問的存儲器，用來存放系統(tǒng)和用戶的程序和數(shù)據(jù)NorFlash、EPROM、PROM；SRAM、DRAM、SDRAM外存：處理器不能直接訪問的存儲器，用來存放用戶的各種信息，容量大NandFlash、DOC、CF、SD、MS（記憶棒）、...存儲（Memory,2）信息與軟件工程學(xué)院19NorFlash與NandFlash（示意）

NORNAND寫入/擦除一個塊的操作時間1～5s2～4ms讀性能1200～1500KB600～800KB寫性能<80KB200～400KB接口/總線SRAM接口/獨立的地址數(shù)據(jù)總線8位地址/數(shù)據(jù)/控制總線，I/O接口復(fù)雜讀取模式隨機讀取串行地存取數(shù)據(jù)成本較高較低，單元尺寸約為NOR的一半，生產(chǎn)過程簡單，同樣大小的芯片可以做更大的容量容量及應(yīng)用場合1～64MB，主要用于存儲代碼8MB～1GB，主要用于存儲數(shù)據(jù)擦寫次數(shù)(耐用性)約10萬次約100萬次位交換(bit位反轉(zhuǎn))少較多，關(guān)鍵性數(shù)據(jù)需要錯誤探測/錯誤更正(EDC/ECC)算法壞塊處理無，因為壞塊故障率少隨機分布，無法修正ADI

Black-finBF-561信息與軟件工程學(xué)院20簡介信息與軟件工程學(xué)院21ADI公司：AnalogDevices,Inc.亞德諾半導(dǎo)體技術(shù)有限公司業(yè)界認(rèn)可的數(shù)據(jù)轉(zhuǎn)換和信號處理技術(shù)全球領(lǐng)先的供應(yīng)商遍布世界各地的60,000客戶涵蓋了全部類型的電子設(shè)備制造商總部位于美國馬薩諸塞州諾伍德市，被納入標(biāo)準(zhǔn)普爾500指數(shù)產(chǎn)品用于模擬信號和數(shù)字信號處理領(lǐng)域唯一獲評全球最具創(chuàng)新力企業(yè)100強的模擬半導(dǎo)體公司簡介（2）信息與軟件工程學(xué)院22ADI的DSP：低端領(lǐng)域：ADSPSharc211xx（現(xiàn)已淘汰，改Blackfin）高端領(lǐng)域：ADSPTigerSharc101、201、....（太貴）消費電子領(lǐng)域：ADSPBlackfin系列處理器特點：浮點運算強、SIMD編程Linkport數(shù)據(jù)傳輸能力強，但是使用不夠穩(wěn)定，調(diào)試難度大Blackfin系列比同一級別TI產(chǎn)品功耗低，但不如TI的C語言編譯優(yōu)化好ADSPBlackfin系列信息與軟件工程學(xué)院23Blackfin?：16/32位嵌入式處理器提供軟件靈活性和擴展能力應(yīng)用：多格式音頻、視頻、語音和圖像處理、多模式基帶和分組處理、控制處理以及實時安全BFxxx：50多種處理器：ADSP-BF~ADSP-BF707多種雙核處理器：BF561、BF6xx、...處理速度：400~2400MMACS（億次乘加運算）功耗：不到100mW，800MMACS的處理性能ADSPBF561信息與軟件工程學(xué)院24Blackfin對稱多處理器：面向消費類多媒體兩個高性能Blackfin處理器內(nèi)核：每個性能均高達600MHz/1200MMAC（共2400MMAC）靈活的高速緩存架構(gòu)增強的DMA子系統(tǒng)328KB大容量片上存儲器：每個內(nèi)核具有獨立的32/64KB的L1指令存儲器、每個內(nèi)核具有4KB的L1暫存器、以及一個128KB的低延遲共享L2存儲器動態(tài)電源管理（DPM）可提供兩倍的信號處理性能、兩倍的片上處理器以及顯著提高的數(shù)據(jù)帶寬能力提供各種音/視頻轉(zhuǎn)換器及通用ADC/DAC的無縫連接ADSPBF561（2）信息與軟件工程學(xué)院25Blackfin對稱多處理器：技術(shù)指標(biāo)ClockSpeedMHz(Max)：600MHzMMACS(Max)：2400ExternalMemoryBus：32bitPPI（并行外設(shè)總線）：YesUSBDevice：NoCoreVoltage(V)：0.8-1.35CoreVoltageRegulation：YesPackage：297-PBGA，CSP_BGAADSPBF561（3）信息與軟件工程學(xué)院26功能框圖ADSPBF561（4）信息與軟件工程學(xué)院27BF561CoreADSPBF561（5）信息與軟件工程學(xué)院28視頻ALU：更快速運行視頻處理算法四個8位videoALU每個8位ALU指令在一個周期內(nèi)完成這些指令可以在四個8位對上操作評估：四個SAD指令（差分絕對值和）可以在一個周期內(nèi)完成ADSPBF561（6）信息與軟件工程學(xué)院29可調(diào)用系統(tǒng)服務(wù)庫或uClinux的接口API完成編程控制可編程控制的電壓可編程控制的時鐘ADSPBF561（7）信息與軟件工程學(xué)院30示例：電壓和頻率的改變嵌入式硬件設(shè)計信息與軟件工程學(xué)院31基本過程信息與軟件工程學(xué)院32確定需求選擇評估板：完成原理開發(fā)設(shè)計目標(biāo)板利用Protel等工具進行設(shè)計可靠性驗證

：EMC、EMI、BIT(BuildInTest)、......制作目標(biāo)板購買元器件、焊接、......調(diào)試目標(biāo)板工程化：面向應(yīng)用評估板信息與軟件工程學(xué)院33BF561評估板設(shè)計目標(biāo)板信息與軟件工程學(xué)院34Protel99se的原理圖設(shè)計目標(biāo)板信息與軟件工程學(xué)院35目標(biāo)板調(diào)試信息與軟件