邏輯門電路和組合邏輯器件

要解決的問題：（3）邏輯門輸出端能否直接相連？（4）邏輯門輸出能帶幾個邏輯門電路？（5）邏輯門輸出‘0’、‘1’為幾伏？輸入‘0’、‘1’為幾伏？（6）邏輯門的電源電壓是幾伏？（2）邏輯門輸入端能否懸空？邏輯門電路和組合邏輯器件（1）邏輯門有什么作用？１．與門常用邏輯門２.或門3.非門4.與非門5.或非門6.異或門7.同或門1.邏輯門：實現(xiàn)基本邏輯運算和復(fù)合邏輯運算的單元電路。2.邏輯門電路的分類：邏輯門電路MOS邏輯門二極管門電路三極管門電路NMOS門PMOS門CMOS門MOS門電路(單極型)TTL門電路(雙極型)分立門電路集成門電路缺點：工作速度比TTL低。3.MOS電路的特點：④扇出系數(shù)大，抗噪聲容限大。③允許電源電壓范圍寬（318V）。②是電壓控制元件，靜態(tài)功耗小。①工藝簡單，集成度高。優(yōu)點1.CMOS集成電路:廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路

4000系列74HC74HCT74VHC74VHCT速度慢與TTL不兼容抗干擾功耗低74LVC74VAUC速度加快與TTL兼容負(fù)載能力強抗干擾功耗低速度兩倍于74HC與TTL兼容負(fù)載能力強抗干擾功耗低低(超低)電壓速度更加快與TTL兼容負(fù)載能力強抗干擾功耗低

74系列74LS系列74AS系列74ALS2.TTL集成電路:廣泛應(yīng)用于中大規(guī)模集成電路數(shù)字集成電路簡介降功耗提速度降功耗、提速度

邏輯門電路的一般特性1.輸入和輸出的高、低電平

輸出高電平的下限值VOH(min)輸入低電平的上限值VIL(max)輸入高電平的下限值VIH(min)輸出低電平的上限值VOL(max)輸出高電平+VDD

VOH(min)VOL(max)

0

G1門vO范圍

vO

輸出低電平

輸入高電平VIH(min)

VIL(max)

+VDD

0

G2門vI范圍

輸入低電平

vI

74HC系列工作電壓為5V時：VIL=1.5V、VIH=3.5V、VOL=0.1V、VOH=4.9V2.

噪聲容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.9

tPHL

輸出

50%

90%

50%

10%

tPLH

tf

tr

輸入

50%

50%

10%

90%

3.傳輸延遲時間通常tpHL=tpLH也可用tpd=(tpHL+tpLH)/2CMOS電路傳輸時延4.功耗

靜態(tài)功耗：指當(dāng)電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即門電路空載時電源總電流ID與電源電壓VDD的乘積。5.延時功耗積是速度功耗綜合性的指標(biāo)，用符號DP表示。動態(tài)功耗：指電路在輸出狀態(tài)轉(zhuǎn)換時的功耗。

CMOS電路的靜態(tài)功耗非常低，主要是動態(tài)功耗。對于TTL門電路來說，靜態(tài)功耗是主要的。DP=tpdPD(傳輸延遲時間×功耗)

扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。取決于驅(qū)動門的拉電流負(fù)載和灌電流負(fù)載。扇入數(shù)：取決于邏輯門的輸入端的個數(shù)。6.扇入與扇出數(shù)MOS管開關(guān)電路MOS開關(guān)及其等效電路MOS管工作在可變阻區(qū)輸出低電平MOS管截止輸出高電平υI

＜VTυI

＞VTN溝道增強型MOS管當(dāng)輸入為低電平時：MOS管截止，相當(dāng)于開關(guān)“斷開”，輸出為高電平。當(dāng)輸入為高電平時：MOS管工作在可變電阻區(qū)，相當(dāng)于開關(guān)“閉合”，輸出為低電平。MOS管相當(dāng)于一個由υI

(=vGS)控制的無觸點開關(guān)。VT為開啟電壓CMOS反相器+VDDDNSNvivOTNTPDPSP由N溝道和P溝道增強型MOS管組成互補MOS或CMOS電路作為反相器。工作管負(fù)載管iDP

≈

iDN≈0，功耗極低。iDPiDN邏輯真值表vi(A)vO(L)0110邏輯表達(dá)式AL1邏輯圖ALCMOS反相器的電壓傳輸特性和電流傳輸特性電壓傳輸特性指輸出電壓vO

隨輸入電壓vI

變化的曲線。即電流傳輸特性指漏極電流iD

隨輸入電壓vI

變化的曲線。AB或EF段有一管工作在截止區(qū)，iD≈0BC或DE段有一管工作在飽和區(qū)，一管工作在可變電阻區(qū)，傳輸特性變化快CD段兩管工作在飽和區(qū)，電流達(dá)最大（轉(zhuǎn)換狀態(tài)）1.CMOS與非門vA+VDDTP1TN1TP2TN2ABLvBvLAB&CMOS邏輯門邏輯表達(dá)式

n輸入的與非門必須有n個NMOS管串聯(lián)和n個PMOS管并聯(lián)。2.CMOS或非門+VDDTP1TN1TN2TP2ABLAB≥1邏輯表達(dá)式

n輸入的或非門必須有n個NMOS管并聯(lián)和n個PMOS管串聯(lián)。3.異或門電路或非門與或非門AB1.CMOS漏極開路門(OD門)兩門輸出端并聯(lián)(短接)，在一定情況下會產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，并且無法確定輸出是高電平還是低電平。CMOS漏極開路門和三態(tài)輸出門電路01解決：采用漏極開路門(OD門)。AB&CD&L(c)輸出連接可以實現(xiàn)線與功能。+VDDVSSTP1TN1TP2TN2ABL(b)與非邏輯不變；漏極開路門輸出連接：(a)工作時必須外接電源和電阻；與非邏輯門去掉邏輯符號漏極開路門2.三態(tài)(TSL)輸出門電路10011截止導(dǎo)通111高阻

×0

輸出L輸入A使能EN001100截止導(dǎo)通010截止截止X1邏輯功能：高電平有效的同相邏輯門。稱三態(tài)緩沖門。01輸出有高、低電平兩種狀態(tài)，還有第三狀態(tài)——高阻態(tài)。常用不同形式的三態(tài)(TSL)門

總線功能：掛接總線的三態(tài)門任何時刻只能有一個控制端有效，即一個門傳輸數(shù)據(jù)，因此特別適用于將不同的輸入數(shù)據(jù)分時傳送給總線的情況。

雙向傳輸功能：當(dāng)控制端G=0時，1門工作，2門禁止，數(shù)據(jù)從A傳送到B；當(dāng)G=1時，1門禁止，2門工作，數(shù)據(jù)可以從B傳送到A。三態(tài)(TSL)門的應(yīng)用總線傳輸雙向傳輸CMOS傳輸門(雙向模擬開關(guān))

電路邏輯符號TN、TP結(jié)構(gòu)對稱漏、源極可互換等效電路Cυo/υIυI

/υO(shè)重要用途：作模擬開關(guān)特點：即可傳輸模擬信號又可傳輸數(shù)字信號。注意：（1）與機械開關(guān)不同，導(dǎo)通電阻約幾百歐；（2）當(dāng)傳輸門斷開時，輸出為高阻態(tài)。TTL邏輯門輸入級：T1和Rb1組成。用于提高電路的開關(guān)速度；中間級：T2和電阻Rc2、Re2組成，從T2的集電結(jié)和發(fā)射極同時輸出兩個相位相反的信號，作為T3和T4輸出級的驅(qū)動信號；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

負(fù)載

Re2

1KW

VCC(5V)

輸入級中間級輸出級TTL反相器的基本電路輸出級：T3、D、T4和Rc4構(gòu)成推拉式的輸出級。用于提高開關(guān)速度和帶負(fù)載能力。輸入A輸出L0110邏輯真值表

邏輯表達(dá)式

L=A

1.TTL與非門電路多發(fā)射極BJTA&

BAL=BTTL邏輯門電路2.TTL或非門

邏輯表達(dá)式L正負(fù)邏輯問題1.正負(fù)邏輯的規(guī)定正邏輯：0100110110010負(fù)邏輯：1011001001101

正邏輯體制：高電平用邏輯1表示，低電平用邏輯0表示。負(fù)邏輯體制：高電平用邏輯0表示，低電平用邏輯1表示。例：信號——與非門采用正邏輯——或非門采用負(fù)邏輯與非

或非負(fù)邏輯

正邏輯2.

正負(fù)邏輯等效變換

與

或非

非某電路輸入與輸出電平表

控制電路3.邏輯門等效符號強調(diào)低電平有效例：某IC的使能控制端為低電平有效控制電路要求：請求信號RE高電平有效和允許信號低電平有效時使能端有效。即、時

1)驅(qū)動器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值(屬于電壓兼容性的問題)。將TTL和CMOS器件混合使用時，要滿足以下兩個條件：

2)驅(qū)動器件必須對負(fù)載器件提供足夠大的拉電流和灌電流(屬于門電路的扇出數(shù)問題)。1.各種門電路之間的接口問題邏輯門電路使用中的幾個實際問題即：即：灌電流情況下應(yīng)滿足拉電流情況下應(yīng)滿足1.用門電路直接驅(qū)動顯示器件2.門電路帶負(fù)載時的接口電路

限流電阻2.機電性負(fù)載接口抗干擾措施1.多余輸入端的處理2.去耦濾波電容3.接地與安裝工藝用10~100μF的電容接在直流電源與地間，消除干擾。用0.1μF的電容接在芯片的電源與地間，濾除開關(guān)噪聲。+0.1μF組合邏輯電路的分析步驟：組合邏輯電路的分析1.由邏輯圖寫出各輸出端的邏輯表達(dá)式；2.化簡和變換邏輯表達(dá)式；3.列出真值表；4.根據(jù)真值表或邏輯表達(dá)式，分析確定其邏輯功能。分析確定電路的的邏輯功能。例:ABL000011101110真值表完成異或邏輯功能。

1.邏輯抽象：根據(jù)實際邏輯問題的因果關(guān)系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；2.根據(jù)邏輯描述列出真值表；3.由真值表寫出邏輯表達(dá)式；5.畫出邏輯圖。4.根據(jù)器件的類型，簡化和變換邏輯表達(dá)式；組合邏輯電路的設(shè)計步驟：

根據(jù)實際邏輯問題，設(shè)計出邏輯功能的最簡單邏輯電路。組合邏輯電路的設(shè)計

例1

試用兩輸入與非門和反相器設(shè)計一個指示列車等待進站的邏輯電路，3個指示燈一、二、三號分別對應(yīng)特快、直快和慢車。列車的優(yōu)先級別依次為特快、直快和慢車，要求當(dāng)特快列車請求進站時，無論其它兩種列車是否請求進站，一號燈亮；當(dāng)特快沒有請求，直快請求進站時，無論慢車是否請求，二號燈亮；當(dāng)只有慢車有請求時，三號燈亮。解：1.邏輯抽象輸入信號：I0、I1、I2分別為特快、直快和慢車的進站請求信號，有請求為1，沒有請求為0。輸出信號：L0、L1、L2分別為3個指示燈的狀態(tài)，燈亮為1，燈滅為0。2.根據(jù)題意列出真值表輸入輸出I0I1I2L0L1L20000001××10001×0100010013.根據(jù)真值表寫出各輸出邏輯表達(dá)式L0=I0

4.根據(jù)要求將邏輯表達(dá)式變換為與非形式

輸入輸出I0I1I2L0L1L20000001××10001×0100010015.根據(jù)輸出邏輯表達(dá)式畫出邏輯圖1.編碼器若干典型的組合邏輯集成電路將含有特定意義的信息用二進制代碼表示的過程稱為編碼。實現(xiàn)編碼功能的電路稱為編碼器。

編碼器的分類：普通編碼器和優(yōu)先編碼器。I0

I1

Yn-1

Y0

Y1

1n2-I二進制

編碼器

2n個

輸入

n位二進制碼輸出

(1)4線─2線普通二進制編碼器I0I1I2I3Y1Y01000010000100001000110114輸入二進制碼輸出(2)4線─2線優(yōu)先二進制編碼器輸入I0~I3中可能有一個或幾個取值為1(高電平有效)，只對優(yōu)先級別高的輸入編碼，并有一組對應(yīng)二進制碼輸出。I0I1I2I3Y1Y01000X100XX10XXX100011011

例：輸入優(yōu)先級別高到低依次為I3、

I2、

I1、

I0。輸入I0為1時輸出為00，但I(xiàn)0~I3都為0時輸出也為00。不能區(qū)分。設(shè)優(yōu)先編碼狀態(tài)標(biāo)志2.集成電路編碼器例：4000系列CMOS集成8線-3線優(yōu)先編碼器CD4532電路圖

8線輸入I0~I7(高電平有效)；輸入使能端EI

。

3線編碼輸出Y0~Y3；狀態(tài)指示GS；輸出使能端(擴展端)EO。優(yōu)先級：I7(高)→I0(低)。EI=1,編碼器工作EI=0,編碼器禁止EI=1,I0~I7全為0時,EO=1。

EI=1,I0~I7有為1時,GS=1。

CD4532的邏輯符號和引腳圖

譯碼：是編碼的逆過程，將二進制碼翻譯成代表某一特定含義的信號(即電路的某種狀態(tài))。譯碼器：具有譯碼功能的邏輯電路。二進制譯碼器二—十進制譯碼器顯示譯碼器常見的2.

譯碼器

2n個輸出n

位二進制碼輸入74HC139集成譯碼器

LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸入功能表74HC138(74LS138)集成譯碼器

引腳圖邏輯符號邏輯圖例：

譯碼器的擴展用74X139和74X138構(gòu)成5線-32線譯碼器輸入5線輸出32(25)線(2)集成二–十進制譯碼器－74HC42功能：將8421BCD碼譯成為10個狀態(tài)輸出。

功能表十進制數(shù)BCD輸入輸出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL10HLHLHHHHHHHHHH11HLHHHHHHHHHHHH12HHLLHHHHHHHHHH13HHLHHHHHHHHHHH14HHHLHHHHHHHHHH15HHHHHHHHHHHHHH(3)

七段顯示譯碼器最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。共陽極顯示器共陰極顯示器abcdfge顯示器分段布局圖+5Vabcdefgabcdefg

由七段顯示譯碼器提供段信號。

譯碼器D3D2D1D0abcdefgYaYbYcYdYeYfYg74HC4511七段顯示譯碼器（1）試燈輸入LT：用于檢查譯碼器本身及顯示器的好壞，開機自檢。（2）滅燈輸入BL：將不必亮的燈熄滅。（3）鎖存功能：輸入LE當(dāng)LT=0時，與其它輸入無關(guān)，輸出a,b,…,g均為1，顯示字形8。當(dāng)LT=1，BL=0時，與其它輸入無關(guān)，輸出a,b,…,g均為0。當(dāng)BL=LT=1時，LE由0變1，輸入碼被鎖存。輸入六組禁用碼時，輸出全為低電平(顯示器熄滅)。（4）顯示數(shù)碼：當(dāng)LE=0，BL=LT=1時，輸入8421BCD碼，輸出高電平有效。LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進制或功能D3D2D1D0BLLECMOS七段顯示譯碼器74HC4511功能表鎖存使能滅燈燈測試*輸出取決于鎖存前BCD碼的輸入××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTg