正弦信號(hào)發(fā)生器實(shí)驗(yàn)課件_第1頁
正弦信號(hào)發(fā)生器實(shí)驗(yàn)課件_第2頁
正弦信號(hào)發(fā)生器實(shí)驗(yàn)課件_第3頁
正弦信號(hào)發(fā)生器實(shí)驗(yàn)課件_第4頁
正弦信號(hào)發(fā)生器實(shí)驗(yàn)課件_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

正弦信號(hào)發(fā)生器實(shí)驗(yàn)（3學(xué)時(shí)）1、實(shí)驗(yàn)?zāi)康模菏煜HDL語言、熟練使用QuartusII軟件熟悉正弦信號(hào)采樣過程、采樣點(diǎn)的選取熟悉CASE語句的使用微機(jī)1臺(tái)、示波器1臺(tái)、FPGA實(shí)驗(yàn)箱1套。2、實(shí)驗(yàn)設(shè)備

3、實(shí)驗(yàn)內(nèi)容采用FPGA器件來設(shè)計(jì)產(chǎn)生正弦信號(hào)，要求正弦信號(hào)頻率為1KHz。具體過程如下：1、先將一個(gè)正弦波等間隔采樣8個(gè)點(diǎn)。

3、通過VHDL語言編程實(shí)現(xiàn)數(shù)字載波的產(chǎn)生使用一個(gè)計(jì)數(shù)器，計(jì)數(shù)范圍為0～7，每個(gè)值對應(yīng)一個(gè)正弦波的采樣值。建議用CASE語句來寫程序。4、將數(shù)字采樣值送入D/A轉(zhuǎn)換芯片的對應(yīng)管腳程序編譯成功后，管腳分配時(shí)注意設(shè)置參照下表:DA0DA1DA2DA3DA4DA5DA6DA76867656463626059表1DA管腳分配表5、頂層電路圖D/A數(shù)字模擬轉(zhuǎn)換模塊采用的是DAC0832芯片，該芯片為雙列直插20腳封裝，最高轉(zhuǎn)換速率為1MHz。在實(shí)驗(yàn)板中，D/A模塊輸入直接與FPGA相連。6、觀察實(shí)驗(yàn)結(jié)果：用示波器觀察OUTPUT的輸出波形，看看頻率是否達(dá)到設(shè)計(jì)要求。由于采樣的點(diǎn)只有8個(gè)所以輸出的波形呈階梯狀與正弦波相比有一定差距。

考慮一下：此分頻器的分頻倍數(shù)應(yīng)該是多少？才能使得最終得到的正弦波的頻率是1KHz系統(tǒng)時(shí)鐘：32.768MHz4、實(shí)驗(yàn)注意事項(xiàng)1、嚴(yán)禁帶電插拔下載線；2、不要用手觸摸FPGA器件，避免靜電擊穿器件；3、不要觸碰散熱片，小心燙傷。5、實(shí)驗(yàn)報(bào)告要求：寫出實(shí)驗(yàn)?zāi)?/p>

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論