半導體產(chǎn)業(yè)鏈EDA行業(yè)研究報告

半導體產(chǎn)業(yè)鏈EDA行業(yè)研究報告導語本報告系統(tǒng)梳理了EDA企業(yè)崛起規(guī)律，提出核心產(chǎn)品能力及方案完整度、IP能力儲備、產(chǎn)業(yè)鏈協(xié)同是龍頭公司三大壁壘，其背后是持續(xù)的政策/人才/資金支持。一、創(chuàng)新之處1、本報告系統(tǒng)梳理了EDA企業(yè)崛起規(guī)律，提出核心產(chǎn)品能力及方案完整度、IP能力儲備、產(chǎn)業(yè)鏈協(xié)同是龍頭公司三大壁壘，其背后是持續(xù)的政策/人才/資金支持。2、通過對比國內(nèi)外半導體與EDA行業(yè)發(fā)展歷史與現(xiàn)狀，我們認為在國內(nèi)半導體設(shè)計/制造等全鏈條加速發(fā)展的背景下，EDA在國內(nèi)半導體產(chǎn)業(yè)的滲透率有望從0.6%提升至2.6%，產(chǎn)值望超300億元，其中國產(chǎn)化比例有望大幅提升。3、本報告梳理了海外與國內(nèi)產(chǎn)業(yè)的生態(tài)格局，不同廠家在不同功能點上競爭優(yōu)劣差異，為未來研究跟蹤公司產(chǎn)品競爭力指明了方向。二、EDA：半導體產(chǎn)業(yè)皇冠上的明珠EDA概述：芯片設(shè)計必備工具，繪制半導體國產(chǎn)化新藍圖分類：EDA屬工業(yè)軟件類研發(fā)設(shè)計軟件。工業(yè)軟件是在工業(yè)領(lǐng)域應用的軟件，包括系統(tǒng)軟件、編程語言、應用軟件和中間件等。按照產(chǎn)品形態(tài)、用途和特點的不同，工業(yè)軟件市場可進一步細分為研發(fā)設(shè)計軟件、生產(chǎn)控制軟件、信息管理軟件以及嵌入式軟件。在多類工業(yè)軟件中，研發(fā)設(shè)計軟件位于“卡脖子”環(huán)節(jié)，價值高，研發(fā)難度大。研發(fā)設(shè)計軟件對人才素質(zhì)要求高、產(chǎn)品可靠性需求強、行業(yè)knowhow知識需求大。概念：EDA軟件面向電子設(shè)計領(lǐng)域，提供電路設(shè)計、布線、驗證、仿真等功能。EDA是電子設(shè)計自動化軟件，其前身是計算機輔助設(shè)計CAD和計算機輔助工程CAE。CAD的研發(fā)起源于20世紀60年代，旨在通過計算機及相關(guān)設(shè)備輔助設(shè)計人員工作。電子設(shè)計領(lǐng)域中，設(shè)計師起初通過CAD軟件進行IC版圖設(shè)計、PCB布線布局等。隨著電路逐漸復雜，仿真需求日漸凸顯，CAE通過增加模擬、仿真、時序分析等功能輔助設(shè)計者在設(shè)計階段預知產(chǎn)品功能。EDA軟件面向電子設(shè)計領(lǐng)域的超大規(guī)模集成電路（VLSI），進一步完善電路設(shè)計、布線、驗證、仿真等功能，提供芯片設(shè)計解決方案。功能：EDA幫助設(shè)計師實現(xiàn)自抽象到具體的全流程設(shè)計，同時提供多層級仿真驗證，確保功能可靠。1）架構(gòu)設(shè)計：根據(jù)客戶需求提出具體設(shè)計架構(gòu)，劃分模塊功能；2）設(shè)計實現(xiàn)：通過硬件描述語言（VHDL、VerilogHDL等）對模塊功能進行描述，實現(xiàn)RTL級代碼；3）邏輯綜合：將HDL代碼轉(zhuǎn)換為門級網(wǎng)表netlist；4）DFT實現(xiàn)：為后續(xù)測試進行測試電路實現(xiàn)；5）物理設(shè)計：為實際布局布線。與芯片設(shè)計不同階段對應，EDA軟件提供不同層級的驗證、仿真等功能，包括設(shè)計規(guī)則、布局布線、版圖檢查等。根據(jù)Synopsys數(shù)據(jù)，設(shè)計流程中仿真驗證步驟占約70%時間。以7/5nm以下工藝的設(shè)計規(guī)則檢查DRC（DesignRuleCheck）檢測為例，DRC檢測需數(shù)天完成一次迭代，其中包括10萬次DRC計算操作和1萬條復雜規(guī)則。仿真驗證功能至關(guān)重要，仿真驗證在芯片設(shè)計階段估計芯片性能，確保半導體芯片成品滿足用戶需求。EDA特點：軟件質(zhì)量、生態(tài)建設(shè)構(gòu)筑壁壘，知識產(chǎn)權(quán)拓展產(chǎn)品邊界EDA軟件的三大評估維度是可靠性、及時性和功能模塊的豐富性，軟件質(zhì)量、生態(tài)建設(shè)、半導體知識產(chǎn)權(quán)分別體現(xiàn)了可靠性、及時性、豐富性，構(gòu)筑EDA壁壘?？煽啃灾傅氖腔贓DA軟件進行的芯片設(shè)計、模擬仿真等步驟是否能幫助芯片設(shè)計者在設(shè)計階段解決芯片設(shè)計問題，預知芯片表現(xiàn)。及時性指的是EDA軟件能否及時更新下游代工的最新工藝，從而保證芯片設(shè)計人員能夠根據(jù)下游代工廠的生產(chǎn)工藝進行布局布線。豐富性指的是EDA廠商提供的半導體IP的豐富程度能否滿足芯片設(shè)計師的需求。我們認為，軟件質(zhì)量的高低決定了軟件可靠性，生態(tài)建設(shè)的程度決定了EDA軟件工藝更新的及時性，半導體IP的數(shù)量和質(zhì)量決定了EDA軟件的豐富性。從軟件質(zhì)量層面看，高素質(zhì)人才、用于研發(fā)并購的資金是決定軟件質(zhì)量的重要因素。高素質(zhì)人才：EDA軟件開發(fā)難度大，需要具備高素質(zhì)復合型人才。根據(jù)Synopsys公司官網(wǎng)，EDA工具的復雜性和開發(fā)難度對于人才質(zhì)量需求較高，掌握數(shù)學、物理、計算機、芯片設(shè)計等多行業(yè)知識的復合型人才備受青睞。根據(jù)Synopsys官網(wǎng)資料，培養(yǎng)一名成熟的EDA研發(fā)人員往往需要十年時間，期間經(jīng)歷高校培養(yǎng)、企業(yè)實習、項目實踐、不斷精進等。EDA軟件的發(fā)展離不開高素質(zhì)人才，EDA廠商是否有足夠的高素質(zhì)研發(fā)人員是衡量EDA企業(yè)競爭力的重要標準之一，芯片設(shè)計產(chǎn)業(yè)的發(fā)展決定于高校的人才梯隊建設(shè)。用于研發(fā)、并購的資金：并購成就EDA巨頭，研發(fā)維持龍頭地位。國際EDA龍頭廠商Synopsys和Cadence2020年營收分別為36.9、26.8億美元，研發(fā)費率分別為35%、39%，近年來龍頭企業(yè)持續(xù)進行高研發(fā)支出。EDA廠商通常難以以一己之力構(gòu)建全流程EDA軟件，國際EDA三巨頭的發(fā)展過程中共并購200余次。從零打造具有全流程解決方案的EDA軟件廠商，其成功的必要條件之一為用于研發(fā)和并購的資金充裕。由于半導體產(chǎn)業(yè)特點為投資的回報周期較長，因此具有國家或者相關(guān)產(chǎn)業(yè)基金支持的廠商更有底氣進行高研發(fā)投入和大規(guī)模并購。從生態(tài)建設(shè)層面看，產(chǎn)業(yè)鏈上下游的雙向迭代是生態(tài)建設(shè)重要方式，幫助EDA軟件提升工藝更新的及時性。與下游代工廠的深度結(jié)合有助于EDA廠商加快軟件革新。芯片設(shè)計廠商根據(jù)下游代工廠提供的PDK（ProcessDesignKit）工具進行布局設(shè)計，復雜芯片的流片成本以百萬元計價，時間以月為單位，穩(wěn)定的EDA軟件可保證流片成功率。和下游代工廠進行深入綁定的EDA廠商生態(tài)體系完善，有能力提供更加穩(wěn)定和及時的工藝革新，為芯片設(shè)計公司提供及時的工藝制程。從知識產(chǎn)權(quán)層面看，半導體IP提供成熟的功能模塊，幫助芯片設(shè)計人員提升芯片設(shè)計效率，拓寬EDA產(chǎn)品邊界。為了簡化芯片設(shè)計難度，EDA廠商將固定的功能模塊化為半導體IP（SIP,SemiconductorIntellectualProperty），降低芯片設(shè)計難度，半導體下游新場景如5G等催發(fā)面向EDA軟件的新需求，促進EDA軟件提供面向新場景的相關(guān)功能實現(xiàn)。相關(guān)產(chǎn)業(yè)發(fā)展對半導體需求增加，下游新場景催生面向新業(yè)務SIP模塊，推動EDA軟件市場規(guī)模持續(xù)增長。芯片設(shè)計公司根據(jù)需求進行芯片設(shè)計，成熟的功能可通過采購SIP實現(xiàn)高效、可靠的芯片設(shè)計。以Synopsys為例，公司在接口、存儲器、處理器、安全性等多領(lǐng)域具有豐富的SIP經(jīng)驗積累。EDA的歷史與未來：產(chǎn)品功能由點及面，四大驅(qū)動力引領(lǐng)未來EDA軟件歷史進程：EDA軟件的發(fā)展歷經(jīng)三個大階段，第一階段是CAD階段，第二階段是CAED階段，第三階段是EDA系統(tǒng)設(shè)計階段，第四階段是現(xiàn)代化EDA階段。第一階段：計算機輔助設(shè)計（CAD）階段。上世紀七八十年代，由于芯片復雜度低，芯片設(shè)計人員可以通過手工操作完成電路圖的輸入、布局和布線。七十年代中期，可編程邏輯設(shè)計技術(shù)的出現(xiàn)使得芯片設(shè)計自動化成為可能，交互圖形編輯、晶體管版圖設(shè)計、規(guī)則檢查等功能提升了芯片設(shè)計的自動化程度。第二階段：計算機輔助工程（CAE）階段。20世紀80年代，EDA技術(shù)進入發(fā)展和完善階段，推出的EDA工具以邏輯模擬、定時分析、故障分析、自動布局和布線為核心，重點解決功能檢測等問題，利用這些工具，設(shè)計師能在產(chǎn)品制作之前預知產(chǎn)品功能和性能。80年代后期，EDA工具已可以進行設(shè)計描述、綜合與優(yōu)化和設(shè)計結(jié)果驗證。同時期，EDA商業(yè)化雛形顯現(xiàn)。1980年，Mead,C.和Conway,L.出版《超大規(guī)模集成電路系統(tǒng)導論》，論文提出使用編程語言進行芯片設(shè)計，從而啟發(fā)了VHDL和Verilog等工具的誕生。使用編程語言進行芯片設(shè)計進一步降低了芯片設(shè)計師工作的復雜程度，是EDA商業(yè)化中的重要推動力。第三階段：電子系統(tǒng)設(shè)計自動化（EDA）階段。二十世紀九十年代，隨著芯片設(shè)計流程的標準化發(fā)展以及集成電路設(shè)計方法論的完善，EDA芯片設(shè)計工具百花齊放：可編程邏輯陣列、標準單元庫、全/半定制設(shè)計、專用集成電路設(shè)計等。通過抽象封裝，芯片設(shè)計師從底層的布局布線的繁雜工作中解脫出來，根據(jù)芯片應用需求通過自頂向下，自抽象到具象的設(shè)計方法成為主流。第四階段：現(xiàn)代EDA技術(shù)。進入21世紀后，EDA工具快速發(fā)展，并已貫穿集成電路設(shè)計、制造、封裝、測試的全部環(huán)節(jié)。在仿真驗證和設(shè)計兩個層面支持標準硬件語言的EDA軟件工具功能更加強大，更大規(guī)模的可編程邏輯器件不斷推出，系統(tǒng)級、行為級硬件描述語言趨于更加高效和簡單，EDA工具的發(fā)展加速了集成電路產(chǎn)業(yè)的技術(shù)革新。四大因素驅(qū)動EDA軟件未來發(fā)展：摩爾定律、設(shè)計方法學創(chuàng)新、AI賦能、EDA上云。

隨著集成電路的發(fā)展，芯片的復雜性、集成度日益增加，EDA工具有效保證芯片設(shè)計中不同層次設(shè)計的可靠性，提升設(shè)計效率，從而縮短設(shè)計周期。1）摩爾定律：硬件工藝革新趨緩，EDA軟件重要性凸顯，引領(lǐng)摩爾定律實現(xiàn)。英特爾公司創(chuàng)始人戈登摩爾于1975年在IEEE國際電子組件大會上提交論文，預言每兩年半導體芯片上集成的晶體管和電子數(shù)量翻一倍。半導體工藝制造制程進步使得芯片每單位面積可布置更多的晶體管，目前常用的集成電路通常集成數(shù)十億晶體管。半導體制造廠商、芯片設(shè)計廠商從硬件、軟件兩方面推動摩爾定律預言實現(xiàn)。受到研發(fā)成本高、量子效應等因素影響，半導體制造廠商的生產(chǎn)工藝革新趨緩，對摩爾定律驅(qū)動力減弱，從而導致EDA軟件重要性愈發(fā)凸顯。以Intel研發(fā)模式為例，半導體制造工藝、芯片架構(gòu)設(shè)計合力驅(qū)動芯片性能提升。根據(jù)Intel官網(wǎng)資料，為實現(xiàn)摩爾定律預言，英特爾采取Tick-Tock的研發(fā)模式，在研發(fā)的Tick周期以芯片制造工藝的進步實現(xiàn)摩爾定律預言，在Tock周期以芯片架構(gòu)的革新實現(xiàn)摩爾定律預言。受研發(fā)成本高、量子效應等影響，制程工藝革新趨緩，硬件革新出現(xiàn)瓶頸，因此EDA軟件重要性凸顯，幫助實現(xiàn)芯片架構(gòu)快速升級。我們認為，制程革新的趨緩主要有研發(fā)成本、量子效應兩點因素，對應凸顯了EDA軟件的價值：a.研發(fā)成本因素：伴隨芯片制程的提升，研發(fā)投入加速增長，由于硬件成本較高，因此EDA軟件的改進重要性凸顯，幫助芯片架構(gòu)升級。根據(jù)市場研究機構(gòu)IBS數(shù)據(jù)，5nm制程芯片研發(fā)費用為4.76億美元。3nm制程芯片研發(fā)費用為5-15億美元；工藝開發(fā)成本為40-50億美元；晶圓廠運營成本為150-200億美元。目前具備世界先進制程研發(fā)能力的廠商僅有臺積電、三星、英特爾等。2018年，因高昂的研發(fā)成本，當時排名世界第二的代工廠格羅方德放棄7nm制程的研發(fā)。中芯國際能夠量產(chǎn)14nm制程芯片，12nm、7nm制程芯片處于研發(fā)過程中。低制程芯片研發(fā)成本加速提升，因此，EDA軟件的改進對芯片性能的提升顯得尤為重要，EDA軟件革新可進一步幫助改進芯片架構(gòu)。b.量子效應因素：量子效應阻礙工藝革新，EDA模擬仿真可將量子效應帶來的影響考慮在內(nèi)，在設(shè)計環(huán)節(jié)提供仿真驗證方式。根據(jù)SemiconductorEngineering資料，量子效應在5nm制造工藝中的相關(guān)影響可以通過代工廠的限制性設(shè)計規(guī)則在芯片設(shè)計階段規(guī)避。但是當制程進入3nm及以下，芯片設(shè)計者在芯片設(shè)計階段就需要考慮到量子效應所帶來的影響。對納米級半導體設(shè)計進行模擬仿真是EDA軟件的新賽道，也是半導體制程能否進一步降低的關(guān)鍵。面對工藝制程更新趨緩，三個不同維度的演進路徑有望進一步推動摩爾定律預言發(fā)展。延續(xù)摩爾定律指引：延續(xù)摩爾定律旨在單芯片上集成更多的晶體管，進一步提升芯片性能；擴展摩爾定律指引：擴展摩爾定律旨在將邏輯、模擬、存儲等功能的模塊疊加在同意芯片上，對EDA軟件的復雜設(shè)計功能提出更高的要求；超越摩爾定律指引：超越摩爾定律則是基于新工藝、材料、器件等進行創(chuàng)新，對EDA工具在新器件的模擬仿真提出更高要求。2）設(shè)計方法學創(chuàng)新：EDA工具助力芯片設(shè)計研發(fā)成本降低。2013年，美國加州大學圣地亞哥分校AndrewKahng教授測算，2011年設(shè)計一款面向消費端市場的芯片成本為四千萬美元，如果EDA技術(shù)自1993年開始止步不前，那么這款芯片的設(shè)計成本將為77億美元。可重復利用IP模塊，異構(gòu)芯片等驅(qū)動EDA技術(shù)進步。EDA軟件與芯片設(shè)計技術(shù)共同進步，提升芯片設(shè)計效率，降低研發(fā)成本。3）AI賦能：通過學習芯片設(shè)計師的設(shè)計經(jīng)驗，進一步提升芯片設(shè)計效率。從RTL級別編程至GDSII級別文件生成需要芯片設(shè)計師數(shù)月的時間完成設(shè)計、仿真、綜合、模擬等環(huán)節(jié)，本世紀早期，EDA公司就在嘗試使用機器學習算法進行輔助。隨著芯片設(shè)計相關(guān)數(shù)據(jù)的積累，計算機計算能力的提升，芯片設(shè)計復雜性增加以及人工智能技術(shù)的進展等因素的驅(qū)動，人工智能在芯片設(shè)計領(lǐng)域的重要性初步顯現(xiàn)，EDA軟件中的規(guī)律性、調(diào)試性的性能有望在AI的支持下自動化實現(xiàn)，從而提高EDA軟件易用性，降低芯片設(shè)計成本，提高芯片設(shè)計效率。國家級、企業(yè)級的項目著眼AI賦能EDA軟件。案例一：美國國防部高級研究計劃局（DARPA）在2017年提出“電子復興計劃（ERI）”，其中電子設(shè)備智能設(shè)計（IDEA）項目對于AI賦能EDA工具進行設(shè)想，其目標為“設(shè)計工具在版圖設(shè)計中無人干預”，即將芯片設(shè)計師的設(shè)計經(jīng)驗固化為機器學習模型的輸出目標，構(gòu)建統(tǒng)一的版圖生成器，從而實現(xiàn)版圖設(shè)計的自動化、智能化，并進一步提升設(shè)計效率。案例二：Synopsys公司對于AI的布局主要涉及AI驅(qū)動的設(shè)計應用程序DSO.ai解決方案；機器學習增強型設(shè)計工具；AI芯片設(shè)計解決方案。其AI解決方案的客戶主要有三星電子、英國人工智能芯片制造商Graphcore、薩瑞電子等。案例三：谷歌公司刊發(fā)在《自然》雜志2021年6月刊上的文章表明，AI在數(shù)字電路布局布線領(lǐng)域取得一定進展，使用AI設(shè)計的電路布局有望應用在谷歌公司下一代TPU產(chǎn)品上。4）EDA上云：云化EDA具備計算能力強、資本支出友好等多項優(yōu)勢。云化EDA主要是通過云技術(shù)將EDA軟件部署在云端，構(gòu)建EDA云平臺，主要優(yōu)勢有如下四點：云端服務器具有較強的計算能力，芯片設(shè)計企業(yè)如需設(shè)計復雜芯片，具有強大計算能力的云服務器是芯片設(shè)計的底層保障；云端服務器無需前期大額費用，芯片設(shè)計企業(yè)無需在芯片設(shè)計前購置本地軟硬件設(shè)施，可根據(jù)企業(yè)需求靈活使用計算資源；云端服務器的訪問不受地理環(huán)境約束，芯片設(shè)計企業(yè)的設(shè)計師們可以隨時隨地對于云端軟件進行訪問；云端服務器提供EDA軟件配套環(huán)境，便于EDA廠商向高校等機構(gòu)推廣自身EDA產(chǎn)品，進行人才梯隊建設(shè)。三、全球格局：巨頭三足鼎立，產(chǎn)品與生態(tài)體現(xiàn)核心能力市場規(guī)模：百億美金“卡脖子”賽道，撬動四十倍半導體產(chǎn)業(yè)鏈半導體產(chǎn)業(yè)：四千億美元規(guī)模增長穩(wěn)健，亞太地區(qū)市占率穩(wěn)居第一，半導體產(chǎn)業(yè)方興未艾。根據(jù)WSTS世界半導體貿(mào)易統(tǒng)計協(xié)會數(shù)據(jù)，2020年世界半導體領(lǐng)域市場規(guī)模達4404億美元，2014-2020年CAGR為4.62%。其中集成電路2020年市場規(guī)模達3612億美元，占半導體產(chǎn)業(yè)規(guī)模82%，2014-2020年CAGR為4.50%。根據(jù)WSTS預測，全球半導體產(chǎn)業(yè)在2021、2022年增速將分別達到19.7%、8.8%，對應市場規(guī)模5270、5730億美元，半導體產(chǎn)業(yè)發(fā)展方興未艾。根據(jù)地區(qū)劃分：亞太地區(qū)增速引領(lǐng)。根據(jù)WSTS預測，2021年，半導體產(chǎn)業(yè)市場規(guī)模各地區(qū)增速中，亞太地區(qū)23.5%、歐洲21.1%、日本12.7%、美國11.1%，半導體產(chǎn)業(yè)鏈第三次轉(zhuǎn)移促成亞太增速引領(lǐng)。根據(jù)產(chǎn)品劃分：存儲器等新興領(lǐng)域有望快速發(fā)展。2021年，半導體產(chǎn)業(yè)市場規(guī)模增速中，存儲器將達到31.7%、傳感器22.4%、模擬電路21.7%、光電器件9.8%、MosMicro（MPU、MCU等）8.1%。EDA軟件：EDA軟件處半導體產(chǎn)業(yè)鏈最上游，2020年全球市場規(guī)模達115億美元。

根據(jù)ESDAlliance（ElectronicSystemDesignAlliance）電子系統(tǒng)設(shè)計聯(lián)盟數(shù)據(jù)，2020年全球EDA市場規(guī)模115億美元，同比增長11.6%，2015年至2020年CAGR為8%。根據(jù)地區(qū)劃分：美國、亞太地區(qū)占比近八成，亞太地區(qū)增速引領(lǐng)，規(guī)模有望超美國成全球第一。2020年美國、歐洲中東非洲、日本、亞太地區(qū)營收分別為48.8、16.0、9.7、40.2億美元，占比分別為43%、14%、8%、35%，分別同比增長9.9%、6.3%、8.2%、17.1%，2015-2020年CAGR分別為6.7%、5.9%、4.3%、11.9%。亞太地區(qū)EDA軟件市場規(guī)模持續(xù)高增長。根據(jù)產(chǎn)品劃分：CAE/SIP/IC三者占比超八成，SIP保持高增速成主驅(qū)動力。半導體產(chǎn)業(yè)鏈上游EDA軟件根據(jù)類型可分為計算機輔助工程CAE、半導體知識產(chǎn)權(quán)SIP、IC物理設(shè)計、印刷線路板PCB和多芯片模塊MCM以及其他相關(guān)服務。2020年SIP規(guī)模40.4億美元，占比35%，增速17.1%，引領(lǐng)EDA軟件行業(yè)增長。EDA軟件之于半導體產(chǎn)業(yè)鏈：百億美金卡脖子賽道，撬動四十倍半導體產(chǎn)業(yè)鏈。根據(jù)ESDAlliance電子系統(tǒng)設(shè)計聯(lián)盟數(shù)據(jù)，2020年EDA軟件產(chǎn)業(yè)規(guī)模達115億美元，結(jié)合WSTS測算的半導體產(chǎn)業(yè)2020年市場規(guī)模4404億美元，EDA軟件占半導體產(chǎn)業(yè)規(guī)模2.6%。EDA軟件位處半導體產(chǎn)業(yè)鏈最上游，EDA軟件是下游半導體產(chǎn)業(yè)鏈的“卡脖子”環(huán)節(jié)，地位不言而喻。主要參與者：三巨頭市占率超六成，需求釋放促進龍頭高增全球市場中，Synopsys、Cadence和MentorGraphics呈三足鼎立之勢，對EDA軟件具備深度理解，也與下游電子設(shè)計與制造廠商綁定較深。Synopsys：成立于1986年，創(chuàng)始團隊曾就職于通用電氣的微電子中心，創(chuàng)始人AartdeGeus博士的導師是加州大學伯克利分校SPICE模擬程序之父Rohrer教授，公司初期公司具備邏輯綜合技術(shù)，融資來自于下游企業(yè)通用電氣和哈里斯半導體公司。Synopsys公司目前是EDA軟件工具廠商，并提供技術(shù)先進的集成電路設(shè)計與驗證平臺，半導體知識產(chǎn)權(quán)和設(shè)計服務。Cadence：由SDA公司和ECAD公司在1988年合并而成，其中SDA公司成立于1983年，創(chuàng)始團隊為加州大學伯克利分校的學生和貝爾實驗室的研究員，融資來自于下游企業(yè)（愛立信、通用電氣、哈里斯半導體公司、美國國家半導體公司各100萬美元）以及風險投資公司（共計100萬美元）。SDA公司盡管初期遇到困難，但是憑借其合伙模式最終實現(xiàn)持續(xù)盈利。Cadence公司目前提供EDA軟件、仿真硬件和知識產(chǎn)權(quán)等。MentorGraphics：成立于1981年，創(chuàng)始團隊來自于美國俄勒岡州電子制造公司Tektronix，創(chuàng)始團隊同樣具有半導體制造產(chǎn)業(yè)背景。2017年Mentor被德國西門子公司收購成為其EDA部門。全球EDA行業(yè)按照營業(yè)收入規(guī)模大體可分為三個梯隊。參與者根據(jù)營收分類，第一梯隊為Synopsys、Cadence和Mentor公司，年營收大于10億美元，在EDA行業(yè)具有顯著領(lǐng)先優(yōu)勢；第二梯隊為Ansys等公司，年營收在五千萬至四億美元之間，具有部分領(lǐng)域的全流程工具從而具備局部領(lǐng)先優(yōu)勢；第三梯隊包含國微集團、概倫電子等公司，年營收小于三千萬美元，主營業(yè)務為聚焦于某些特定領(lǐng)域的點工具，在產(chǎn)品矩陣的集成度、完整度等方面與前兩梯隊具有一定差距。Synopsys、Cadence和MentorGraphics總營收占全球EDA軟件市場份額超60%。

根據(jù)ESDAlliance數(shù)據(jù)，2020年EDA全球市場規(guī)模114.67億美元。根據(jù)營業(yè)收入，我們測算Synopsys、Cadence公司市場份額分別為32.14%、23.40%。MentorGraphics2017年被西門子公司收購后，營收不單獨披露。2017年，根據(jù)ESDAlliance數(shù)據(jù)，全球EDA軟件規(guī)模為93.58億美元，經(jīng)我們測算得Synopsys、Cadence和MentorGraphics的市場份額分別為29.12%、20.76%、13.71%，三者共計63.59%。2018-2020年Synopsys、Cadence公司毛利率為76%以上及87%以上。營收增速：巨頭增速高于行業(yè)，集中度提升，龍頭優(yōu)勢地位加深。Synopsys、Cadence公司2020年營收分別為36.9、26.8億美元，分別同比增長9.66%、14.83%。Synopsys、Cadence2015-2020年營收CAGR分別為10.4%、9.5%，營收增速均高于EDA軟件平均8%的CAGR。根據(jù)Synopsys公司2020年報披露，公司營收同比增長9.66%主要由SIP的license授權(quán)和服務營收增加所致。根據(jù)Cadence公司2020年報，公司營收同比增長14.83%主要由軟件和SIP收入增長所致。EDA巨頭全球布局，美國營收占比近半，市場機會廣闊。2020年Synopsys公司營收根據(jù)區(qū)域劃分，美國營收貢獻48.1%，占比近半，歐洲、中國、韓國分別占比10.5%、11.4%和10.6%；2020年Cadence公司營收根據(jù)區(qū)域劃分，美國營收貢獻占比40.9%，中國、除中國外其他亞洲地區(qū)、歐洲中東非洲分別占15.2%、18.2%和17.5%。芯片設(shè)計領(lǐng)域相關(guān)產(chǎn)業(yè)需求強勁，促進EDA軟件需求高速增長。龍頭崛起規(guī)律1：重視拳頭產(chǎn)品打磨，加碼布局半導體知識產(chǎn)權(quán)EDA廠商各有拳頭產(chǎn)品，依托拳頭產(chǎn)品構(gòu)建全流程解決方案。Synopsys公司主攻數(shù)字芯片設(shè)計、靜態(tài)時序驗證確認以及SIP提供；Cadence公司主攻模擬、數(shù)?；旌掀脚_，數(shù)字后端、DDR4IP等；Mentor主攻后端驗證、可測試性設(shè)計、光學臨近修正等，各家分別有主打的拳頭產(chǎn)品，同時也有配套的全流程工具。芯片設(shè)計公司可根據(jù)其設(shè)計的芯片類型采購對應EDA廠商的全流程工具。資金投入、研發(fā)人才是促成EDA廠商拳頭產(chǎn)品的關(guān)鍵因素。EDA企業(yè)的資金需求主要來源于研發(fā)需求和并購需求，人才需求主要來源于對綜合型專業(yè)人才的需求。1）研發(fā)需求：行業(yè)巨頭持續(xù)高研發(fā)提升產(chǎn)品質(zhì)量，從而形成高營收、高研發(fā)、優(yōu)化產(chǎn)品、降本增效的良性循環(huán)。根據(jù)Synopsys和Cadence公司財報數(shù)據(jù)，2015-2020年兩公司管理費率維持7%波動；銷售費率隨著市場格局逐步穩(wěn)定從而穩(wěn)步下降；研發(fā)費率保持較高水平，Synopsys公司研發(fā)費率約34%，Cadence公司研發(fā)費率約40%。高昂的研發(fā)費率維持行業(yè)巨頭領(lǐng)先優(yōu)勢，持續(xù)固化技術(shù)壁壘。2）并購需求：EDA三巨頭歷史并購上百次，補全產(chǎn)品矩陣。根據(jù)南山工業(yè)書院工業(yè)軟件組統(tǒng)計，EDA國際三巨頭歷史并購共200余次，并購范圍覆蓋工具、SIP公司等。一家EDA軟件公司難以獨立研發(fā)出色的EDA軟件前端后端全流程，收購點技術(shù)出色的EDA軟件公司并進行整合成就EDA巨頭。3）復合人才需求：EDA軟件依賴相關(guān)復合型人才提升產(chǎn)品質(zhì)量。根據(jù)前文對EDA軟件人才需求的介紹，EDA軟件青睞具有數(shù)理背景、計算機知識以及芯片設(shè)計經(jīng)驗的復合型人才。復合型人才能夠在求解方程、仿真可靠性等方面提升產(chǎn)品的性能和可靠性，為芯片設(shè)計廠商順利流片保駕護航。根據(jù)Synopsys年報，截至2020年10月31日，公司擁有雇員15036名，約80%以上是工程師，其中近半數(shù)擁有碩士及以上學位。半導體知識產(chǎn)權(quán)SIP成新增長點，EDA廠商布局于此構(gòu)建完成解決方案，競逐增量市場。根據(jù)Synopsys和Cadence公司發(fā)展歷史，其前期收購主要是通過收購點工具公司，不斷完善自身產(chǎn)品矩陣，最終形成全流程解決方案。近些年收購主要布局SIP模塊及面向新場景的仿真測試工具。以Synopsys為例，公司近兩年分別收購德國汽車軟件開發(fā)、仿真、測試工具企業(yè)QTronicGmbH；FPGA電路板解決方案公司DINIGroup；存儲器、接口SIP公司eSilicon；存儲器、接口SIP公司INVECAS等。海外巨頭SIP營收高速增長，占比持續(xù)提升，有望成為業(yè)務高速增長的主驅(qū)動力。根據(jù)Synopsys和Cadence財報數(shù)據(jù)，Synopsys公司IP和系統(tǒng)集成部份營收占比從2017年的28%提升至2020年的33%，2017-2020年CAGR為17%；Cadence公司IP部分占比從2016年的11%提升至2020年的14%，2016-2020年CAGR為17%。SIP業(yè)務對目標功能的設(shè)計進行封裝，提高芯片設(shè)計人員開發(fā)效率。受半導體下游新應用場景催化，SIP業(yè)務占比持續(xù)提升。龍頭崛起規(guī)律2：上下游生態(tài)綁定緊密，下游廠商是EDA的試金石EDA軟件脫胎于半導體生產(chǎn)垂直整合模式，蘊含芯片生產(chǎn)基因。根據(jù)《芯路》（作者：馮錦鋒、郭啟航）描述，上世紀中葉，半導體發(fā)展早期，惠普公司HP、德州儀器TI等公司下設(shè)CAD部門，并以加州伯克利Pederson教授所開發(fā)的仿真程序SPICE為基礎(chǔ)進行半導體研發(fā)。隨著集成電路復雜性增大，芯片設(shè)計廠商難以單獨承受高昂研發(fā)費用，促使EDA軟件從垂直整合模式向獨立軟件方向發(fā)展，但是上下游聯(lián)動依然緊密。以Cadence為例，1982年，來自加州伯克利和貝爾實驗室的科學家們創(chuàng)建Cadence，Cadence邀請下游廠商GE、愛立信、IBM等半導體廠商入股，各100萬美元，幾家VC入股不超過100萬美元，下游廠商有意愿將最新的制造工藝反饋給Cadence公司。Synopsys公司創(chuàng)始團隊出自通用電氣微電子中心，同樣具有相關(guān)技術(shù)背景。構(gòu)建上下游生態(tài)體系，下游帶動上游EDA軟件革新。如前文所述，EDA軟件廠商、芯片設(shè)計廠商和下游代工廠三方面合力構(gòu)筑生態(tài)體系。以臺積電為例，其大聯(lián)盟生態(tài)是半導體行業(yè)規(guī)模最大的生態(tài)平臺之一，其生態(tài)體系包括EDA廠商、獨立IP廠商等，Synopsys、Cadence和SiemensEDA部門均在生態(tài)體系中占據(jù)一席之地。根據(jù)格羅方德官網(wǎng)資料，公司在2016年成立合作伙伴計劃FDXcelerator，旨在促進22FDX?片上系統(tǒng)（SoC）設(shè)計的生態(tài)系統(tǒng)，以縮短客戶的產(chǎn)品上市時間。FDXcelerator合作伙伴計劃的初始合作伙伴包括：Synopsys（EDA），Cadence（EDA），INVECAS（IP和設(shè)計解決方案），VeriSilicon（ASIC），CEALeti（服務），Dreamchip（參考解決方案）和EncoreSemi（服務）。四、國內(nèi)推演：群雄逐鹿，劍指三百億元市場機遇市場規(guī)模：近七十億元市場空間，半導體高景氣驅(qū)動EDA快速增長半導體產(chǎn)業(yè)：中國半導體產(chǎn)業(yè)鏈穩(wěn)步增長，2020年市場規(guī)模達1517億元。根據(jù)WSTS數(shù)據(jù)，中國2020年半導體產(chǎn)業(yè)市場規(guī)模達1517億美元，同比增長5.0%，占全球半導體產(chǎn)業(yè)34.4%。根據(jù)中國半導體行業(yè)協(xié)會測算，2020年中國集成電路市場規(guī)模為8848億元，2014-2020年CAGR為19.7%，保持快速增長。半導體產(chǎn)業(yè)鏈第三次轉(zhuǎn)移向中國進一步穩(wěn)固中國在全球半導體產(chǎn)業(yè)鏈中市場地位。EDA軟件：2020年中國EDA市場規(guī)模為66億元，市場規(guī)?？焖贁U張。根據(jù)賽迪智庫數(shù)據(jù)，2018-2020年中國EDA軟件市場規(guī)模從44.9億元增長至66.2億元，CAGR為21.4%。結(jié)合ESDAlliance數(shù)據(jù)，2018-2020年中國EDA軟件市場規(guī)模占全球比例從7%增長至9%，遠低于中國半導體產(chǎn)業(yè)鏈占全球半導體產(chǎn)業(yè)鏈的比例。下游芯片設(shè)計廠商數(shù)目顯著增加，芯片設(shè)計行業(yè)景氣高增長。根據(jù)中國半導體行業(yè)協(xié)會集成電路設(shè)計分會年會數(shù)據(jù)，中國芯片設(shè)計企業(yè)規(guī)模持續(xù)增長，2020年達2218家，同比增長24.6%，北京、上海、深圳等地設(shè)計企業(yè)聚集。半導體產(chǎn)業(yè)及芯片設(shè)計高景氣帶動EDA軟件需求迅速增長。主要參與者：國產(chǎn)EDA點工具較多，以點帶面提升產(chǎn)品能力中國EDA起步較早，受國內(nèi)國際兩方面影響未大規(guī)模推廣。自建國初期，巴統(tǒng)（巴黎統(tǒng)籌委員會）對中國實施禁運，EDA軟件受政策影響無法進入中國。1986年，國家動員全國17個單位和200余位專家在北京集成電路設(shè)計中心聯(lián)合研發(fā)EDA軟件，于1993年發(fā)布熊貓EDA軟件。熊貓EDA隨后獲兩項國際大獎。受1994年“巴統(tǒng)”解散，美國解除對中國的EDA軟件封鎖和國內(nèi)“造不如買、買不如租”的思想兩方面原因影響，熊貓EDA未能被廣泛使用。2008年4月，“核高基”科技重大專項方案經(jīng)國務院審議通過。EDA行業(yè)作為《國家中長期科學和技術(shù)發(fā)展規(guī)劃綱要（2006-2020年）》所確定的十六個重大專項之一，重新獲得了鼓勵和扶持。國內(nèi)EDA領(lǐng)域涌現(xiàn)出一批優(yōu)質(zhì)的企業(yè)，如概倫電子、廣立微電子、國微集團和芯和半導體等，中國本土EDA企業(yè)逐步進入全球視野。提供點工具企業(yè)眾多，看好頭部企業(yè)以點帶面式發(fā)展。中國EDA軟件大多以點工具為突破口，少有EDA廠商擁有針對某種半導體產(chǎn)品的全流程解決方案，與下游代工廠、芯片設(shè)計廠商構(gòu)筑生態(tài)體系者寥寥。擁有點工具尖端技術(shù)公司料將通過并購等方式擴大產(chǎn)品矩陣，強化產(chǎn)品的技術(shù)壁壘，實現(xiàn)以點帶面的發(fā)展。概倫電子于2019年并購北京博達微科技有限公司，持有80%股份，意在利用博達微的AI驅(qū)動的測試和建模技術(shù)，增強概倫電子在半導體建模和測試的領(lǐng)先地位。我們認為，擁有尖端點技術(shù)公司、資金充沛的公司有能力通過并購的方式以點帶面發(fā)展，并以全流程解決方案為盾堅守市場份額。成長邏輯：EDA國產(chǎn)化勢在必行，三百億空間前景廣闊“卡脖子”賽道國產(chǎn)化替代勢在必行。隨著EDA國際巨頭對中國芯片設(shè)計企業(yè)斷供，其對中國芯片設(shè)計企業(yè)的影響主要有三點：1）無法使用最新版本的EDA軟件進行芯片設(shè)計；2)無法使用先進的IP進行芯片設(shè)計；3）無法獲得下游代工廠的生產(chǎn)工藝PDK。EDA軟件作為“卡脖子”賽道，自主可控勢在必行。結(jié)合中國目前市場環(huán)境和上世紀日韓半導體崛起經(jīng)驗，我們從政策、人才、資金、上下游產(chǎn)業(yè)鏈的角度對國產(chǎn)EDA軟件崛起驅(qū)動因素進行分析。資金、人才打造優(yōu)質(zhì)產(chǎn)品，上下游生態(tài)初具雛形。1）政策層面：工業(yè)軟件、集成電路政策鼓勵。EDA軟件屬于產(chǎn)品創(chuàng)新數(shù)字化軟件，同時位處半導體產(chǎn)業(yè)鏈上游，相關(guān)政策對EDA軟件影響顯著。近年來，隨著國際EDA巨頭和相關(guān)下游制造廠商對中國半導體行業(yè)的斷供，中央、地方政府政策頻出，促進EDA軟件發(fā)展。日韓啟示：國家支持，整合業(yè)界資源是半導體產(chǎn)業(yè)發(fā)展的先決條件。日韓半導體的崛起與國家支持緊密相關(guān)，國家在政策、行業(yè)整合、資金等多方面的大力支持才能夠扶持起半導體這一規(guī)模龐大但至關(guān)重要的產(chǎn)業(yè)。日本于1974年批準“VLSI計劃”，聯(lián)合日立、NEC、富士通、三菱、東芝公司研發(fā)DRAM存儲器。1982年，日本DRAM市場份額排名第一。舉國體制、行業(yè)資源整合實現(xiàn)技術(shù)攻堅。1980-1989年，世界半導體份額占比，美國從57%下降至35%，年均下降2pcts，日本從27%上漲至52%。半導體產(chǎn)品研發(fā)成本較高，為加速半導體制造技術(shù)追趕進程，韓國以三星等公司為主要力量進行半導體工業(yè)先進技術(shù)研發(fā)。2）資金層面：大基金及產(chǎn)業(yè)資金支持，龍頭企業(yè)IPO進展加速。國家大基金于2018年9月投資EDA產(chǎn)業(yè)龍頭公司中國電子、建元投資等跟投。華為旗下投資公司哈勃科技布局EDA軟件，分別投資湖北九同方微電子有限公司、無錫飛譜電子信息技術(shù)有限公司和上海立芯軟件科技有限公司。九同方微電子專注IC設(shè)計軟件，提供IC流程設(shè)計工具、IC電路原圖設(shè)計、電路原理仿真等工具。飛譜電子專注為芯片設(shè)計、制造、封測廠商提供解決信號及電源完整性、電磁兼容及干擾等挑戰(zhàn)的產(chǎn)品。上海立芯軟件科技有限公司專注物理設(shè)計和邏輯綜合等IC工具研發(fā)。日韓啟示：資金購買專利技術(shù)加速追趕。對于技術(shù)和相關(guān)工具的收購有助于我國EDA軟件的快速追趕。根據(jù)Synopsys2020年報，軟件完整性功能海外競爭公司有以色列Checkmarx公司、英國MicroFocusInternationalplc公司。根據(jù)Cadence2020年報，海外競爭公司有澳大利亞的AltiumLimited；日本的ZukenLtd.。通過并購的方式可以加速企業(yè)全流程解決方案的實現(xiàn)，有望加速國產(chǎn)化替代。根據(jù)《芯路》描述，19世紀50年代，日本的索尼、NEC等公司從美國購買專利并在此基礎(chǔ)上進行研發(fā)，集成電路產(chǎn)業(yè)快速發(fā)展。日美廠商隨后成立合資公司，實現(xiàn)半導體技術(shù)快速追趕。在韓國半導體技術(shù)追趕的過程中，以三星公司為例，三星希望購買技術(shù)的訴求被美國的摩托羅拉、德州儀器