大規(guī)模集成電路演示文稿課件

第9章大規(guī)模集成電路本章導(dǎo)讀通過本章的學(xué)習(xí)，使讀者：1.ROM的分類、結(jié)構(gòu)及工作原理;2.RAM的分類、結(jié)構(gòu)及工作原理;3.可編程邏輯器件的結(jié)構(gòu)及應(yīng)用。9.1只讀存儲(chǔ)器（ROM）ROM存儲(chǔ)的信息是非易失的。也就是說，掉電后再上電，存儲(chǔ)內(nèi)容不會(huì)改變。編程后用于用戶系統(tǒng)中時(shí)，其內(nèi)容只能讀出、不能寫入。一般用于存放固定不變的程序和數(shù)據(jù)。結(jié)構(gòu)簡(jiǎn)單位密度高非易失性可靠性高特點(diǎn)1.掩膜型ROM2.可編程ROM3.可擦除可編程ROM4.電可擦除可編程ROM分類

9.1.1掩膜型ROM［固定ROM］（ReadOnlyMemory）掩膜型ROM芯片所存儲(chǔ)的信息是由廠家寫入，用戶無法進(jìn)行任何修改。這些管子是制造時(shí)由二次光刻版的圖形（掩膜工藝）決定的，故稱為掩膜ROM。這種類型存儲(chǔ)器的基本存儲(chǔ)電路可由二極管、晶體管、MOS管構(gòu)成。2×2位掩膜ROM電路原理圖9.1.3可擦除可編程ROM———EPROM（ErasablePROM）1.基本存儲(chǔ)電路

EPROM是一種可多次擦除和重復(fù)寫入的ROM。這種EPROM存儲(chǔ)電路芯片上方有“窗口”，當(dāng)用紫外線通過這個(gè)窗口照射時(shí)，所有電路中的浮柵上的電荷形成光電流泄漏走，從而把寫入的信息擦去（內(nèi)容全“1”），以便重新編程。這一過程通常由專用設(shè)備（EPROM擦除器）完成，然后用EPROM寫入器實(shí)現(xiàn)編程。EPROM的基本存儲(chǔ)電路

9.2可編程邏輯器件（PLD）用戶在設(shè)計(jì)開發(fā)軟件（或編程器）的輔助下就可以對(duì)PLD器件編程，使之實(shí)現(xiàn)所需的組合或時(shí)序邏輯功能，就是PLD最基本的特征基本門可編程和不可編程示意圖PLD的編程是通過熔絲的連接或斷開來實(shí)現(xiàn)的9.2可編程邏輯器件（PLD）陣列結(jié)構(gòu)PLD———SPLD中的與陣列和或陣列可以由晶體三極管組成（雙極型），更多的是MOS場(chǎng)效應(yīng)管組成（MOS型）。二極管構(gòu)成的門陣列結(jié)構(gòu)SPLD采用的邏輯符號(hào)與門的三種簡(jiǎn)化表示法陣列圖9.2.1用PROM實(shí)現(xiàn)組合邏輯電路例9.2.2

試用適當(dāng)容量的PROM實(shí)現(xiàn)四位二進(jìn)制碼到Gray碼的變換器（實(shí)現(xiàn)組合邏輯電路）。用PROM實(shí)現(xiàn)組合邏輯函數(shù)的主要不足之處是芯片面積的利用率不高，其原因是PROM的與陣列是全譯碼器，它產(chǎn)生了全部最小項(xiàng)。事實(shí)上，大多數(shù)組合函數(shù)并不需要所有的最小項(xiàng)。為提高芯片面積利用率，又開發(fā)了一種與陣列也可編程的PLD-PLA。9.2.2可編程邏輯陣列器件

2.用PLA實(shí)現(xiàn)組合邏輯電路任何組合函數(shù)均可采用組合型PLA實(shí)現(xiàn)。為減小PLA的容量，需對(duì)表達(dá)式進(jìn)行邏輯化簡(jiǎn)。例9.2.3

試用PLA實(shí)現(xiàn)例9-2要求的四位二進(jìn)制碼到Gray碼的變換器。（1）為盡可能的減小PLA的容量，應(yīng)先化簡(jiǎn)多輸出函數(shù)，并獲得最簡(jiǎn)表達(dá)式.（2）選擇PLA芯片實(shí)現(xiàn)變換器。

9.2.3可編程陣列邏輯器件（PAL）

PAL與其他PLD器件一樣包含一個(gè)與陣列和一個(gè)或陣列，主要特征是與陣列可編程，而或陣列固定不變。PAL器件制造工藝有TTL、CMOS和ECL三種。TTLPAL速度高，在這三者中使用較廣;CMOSPAL功耗低;ECLPAL速度特別高，能滿足特殊需要。

9.2.4通用陣列邏輯器件（GAL）作為可編程器件的GAL，它在基本陣列結(jié)構(gòu)上沿襲了PAL的與、或結(jié)構(gòu)，由可編程與陣列驅(qū)動(dòng)可編程或陣列。與PAL相比，GAL的輸出部分配置了輸出邏輯宏單元OLMC（OutputLogicMacroCell），對(duì)OLMC進(jìn)行組態(tài)，得到不同的輸出結(jié)構(gòu)，使得這類器件比輸出部分相對(duì)固定的PAL芯片更為靈活。GAL的OLMC，可由設(shè)計(jì)者組態(tài)為五種結(jié)構(gòu):專用組合輸出、專用輸入、組合I.O、寄存器時(shí)序輸出和寄存器I.O。因此，同一GAL芯片，既可實(shí)現(xiàn)組合邏輯電路，也可實(shí)現(xiàn)時(shí)序邏輯電路，為邏輯設(shè)計(jì)提供了方便。9.3.1靜態(tài)隨機(jī)存儲(chǔ)器—SRAM的結(jié)構(gòu)1.存儲(chǔ)體

一個(gè)基本存儲(chǔ)電路能存儲(chǔ)1位二進(jìn)制數(shù)，而一個(gè)8位的二進(jìn)制數(shù)則需8個(gè)基本電路。一個(gè)容量為M×N（如64K×8bit）的存儲(chǔ)器則包含M×N個(gè)基本存儲(chǔ)電路。這些大量的基本存儲(chǔ)電路有規(guī)則地排列在一起便構(gòu)成了存儲(chǔ)體。基本存儲(chǔ)電路主要由R-S觸發(fā)器構(gòu)成，其兩個(gè)穩(wěn)態(tài)分別表示存儲(chǔ)內(nèi)容為“0”或?yàn)椤?”。9.3.1靜態(tài)隨機(jī)存儲(chǔ)器—SRAM的結(jié)構(gòu)

2.外圍電路

外圍電路通常包括:

（1）地址譯碼器（2）I.O緩沖器9.3.2RAM的工作原理1.靜態(tài)MOSRAM存儲(chǔ)單元電路存儲(chǔ)器存儲(chǔ)信息，其實(shí)質(zhì)是存放一位二進(jìn)制碼，每一位二進(jìn)制碼只有兩個(gè)狀態(tài):“0”和“1”。任何有兩個(gè)狀態(tài)的器件都可作為存放二進(jìn)制碼的基本存儲(chǔ)單元。靜態(tài)存儲(chǔ)器采用雙穩(wěn)態(tài)電路來作為存放一位二進(jìn)制碼的基本存儲(chǔ)電路。靜態(tài)存儲(chǔ)電路9.3.2RAM的工作原理2.動(dòng)態(tài)MOSRAM存儲(chǔ)器單元?jiǎng)討B(tài)RAM利用MOS管的柵極電容存儲(chǔ)電荷的原理來存儲(chǔ)信息。因電容的充電、放電、泄漏、補(bǔ)充是一個(gè)動(dòng)態(tài)的過程，所以稱為動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）。由于電容有泄漏，必須不斷地補(bǔ)充電荷，這種補(bǔ)充電荷的過程即為動(dòng)態(tài)RAM的刷新。一般動(dòng)態(tài)存儲(chǔ)器要求2ms之內(nèi)刷新一次。9.3.2RAM的工作原理2.動(dòng)態(tài)MOSRAM存儲(chǔ)器單元（1）四管動(dòng)態(tài)基本存儲(chǔ)電路①寫入操作②保存信息③讀出操作9.3.2RAM的工作原理2.動(dòng)態(tài)MOSRAM存儲(chǔ)器單元（2）三管動(dòng)態(tài)基本存儲(chǔ)電路

①寫入操作②讀出操作

③刷新9.3.3RAM存儲(chǔ)容量的擴(kuò)展方法1.靜態(tài)RAM集成芯片簡(jiǎn)介在存儲(chǔ)器中，通過地址譯碼器對(duì)地址總線的地址進(jìn)行譯碼來選擇要訪問的存儲(chǔ)單元。（1）單譯碼方式在單譯碼方式中，將每個(gè)字的所有位排成一行，只有行方向的譯碼器，譯碼輸出的每條字選擇線選擇某個(gè)字的所有位單譯碼結(jié)構(gòu)存儲(chǔ)器9.3.3RAM存儲(chǔ)容量的擴(kuò)展方法（2）雙譯碼方式雙譯碼方式中，地址譯碼分成兩部分:行譯碼（X譯碼）和列譯碼（Y譯碼）。1.靜態(tài)RAM集成芯片簡(jiǎn)介雙譯碼結(jié)構(gòu)存儲(chǔ)器9.3.3RAM存儲(chǔ)容量的擴(kuò)展方法2.Intel2114型靜態(tài)RAM介紹Intel2114是1K×4的靜態(tài)RAM芯片，18引腳雙列直插式封裝。用Intel2114芯片構(gòu)成4K×8的RAM。Intel2114引腳邏輯圖本章小結(jié)1.存儲(chǔ)器ROM中存儲(chǔ)的數(shù)據(jù)是非易失的。它具有結(jié)構(gòu)簡(jiǎn)單、位密度高、非易失性、可靠性高等特點(diǎn)。它可以分為固定ROM、PROM、EPROM和E2PROM等類型。2.可編程邏輯器件PLD是在20世紀(jì)70年代發(fā)展起來的，用戶可以在設(shè)計(jì)開發(fā)軟件或編輯器的輔助下對(duì)PLD進(jìn)行編程，使之實(shí)現(xiàn)所需的組合或時(shí)序邏輯功能。它采用陣列結(jié)構(gòu)（SPLD）組成與陣列和或陣列，根據(jù)