大規(guī)模集成電路演示文稿課件

第9章大規(guī)模集成電路本章導讀通過本章的學習，使讀者：1.ROM的分類、結構及工作原理;2.RAM的分類、結構及工作原理;3.可編程邏輯器件的結構及應用。9.1只讀存儲器（ROM）ROM存儲的信息是非易失的。也就是說，掉電后再上電，存儲內容不會改變。編程后用于用戶系統中時，其內容只能讀出、不能寫入。一般用于存放固定不變的程序和數據。結構簡單位密度高非易失性可靠性高特點1.掩膜型ROM2.可編程ROM3.可擦除可編程ROM4.電可擦除可編程ROM分類

9.1.1掩膜型ROM［固定ROM］（ReadOnlyMemory）掩膜型ROM芯片所存儲的信息是由廠家寫入，用戶無法進行任何修改。這些管子是制造時由二次光刻版的圖形（掩膜工藝）決定的，故稱為掩膜ROM。這種類型存儲器的基本存儲電路可由二極管、晶體管、MOS管構成。2×2位掩膜ROM電路原理圖9.1.3可擦除可編程ROM———EPROM（ErasablePROM）1.基本存儲電路

EPROM是一種可多次擦除和重復寫入的ROM。這種EPROM存儲電路芯片上方有“窗口”，當用紫外線通過這個窗口照射時，所有電路中的浮柵上的電荷形成光電流泄漏走，從而把寫入的信息擦去（內容全“1”），以便重新編程。這一過程通常由專用設備（EPROM擦除器）完成，然后用EPROM寫入器實現編程。EPROM的基本存儲電路

9.2可編程邏輯器件（PLD）用戶在設計開發(fā)軟件（或編程器）的輔助下就可以對PLD器件編程，使之實現所需的組合或時序邏輯功能，就是PLD最基本的特征基本門可編程和不可編程示意圖PLD的編程是通過熔絲的連接或斷開來實現的9.2可編程邏輯器件（PLD）陣列結構PLD———SPLD中的與陣列和或陣列可以由晶體三極管組成（雙極型），更多的是MOS場效應管組成（MOS型）。二極管構成的門陣列結構SPLD采用的邏輯符號與門的三種簡化表示法陣列圖9.2.1用PROM實現組合邏輯電路例9.2.2

試用適當容量的PROM實現四位二進制碼到Gray碼的變換器（實現組合邏輯電路）。用PROM實現組合邏輯函數的主要不足之處是芯片面積的利用率不高，其原因是PROM的與陣列是全譯碼器，它產生了全部最小項。事實上，大多數組合函數并不需要所有的最小項。為提高芯片面積利用率，又開發(fā)了一種與陣列也可編程的PLD-PLA。9.2.2可編程邏輯陣列器件

2.用PLA實現組合邏輯電路任何組合函數均可采用組合型PLA實現。為減小PLA的容量，需對表達式進行邏輯化簡。例9.2.3

試用PLA實現例9-2要求的四位二進制碼到Gray碼的變換器。（1）為盡可能的減小PLA的容量，應先化簡多輸出函數，并獲得最簡表達式.（2）選擇PLA芯片實現變換器。

9.2.3可編程陣列邏輯器件（PAL）

PAL與其他PLD器件一樣包含一個與陣列和一個或陣列，主要特征是與陣列可編程，而或陣列固定不變。PAL器件制造工藝有TTL、CMOS和ECL三種。TTLPAL速度高，在這三者中使用較廣;CMOSPAL功耗低;ECLPAL速度特別高，能滿足特殊需要。

9.2.4通用陣列邏輯器件（GAL）作為可編程器件的GAL，它在基本陣列結構上沿襲了PAL的與、或結構，由可編程與陣列驅動可編程或陣列。與PAL相比，GAL的輸出部分配置了輸出邏輯宏單元OLMC（OutputLogicMacroCell），對OLMC進行組態(tài)，得到不同的輸出結構，使得這類器件比輸出部分相對固定的PAL芯片更為靈活。GAL的OLMC，可由設計者組態(tài)為五種結構:專用組合輸出、專用輸入、組合I.O、寄存器時序輸出和寄存器I.O。因此，同一GAL芯片，既可實現組合邏輯電路，也可實現時序邏輯電路，為邏輯設計提供了方便。9.3.1靜態(tài)隨機存儲器—SRAM的結構1.存儲體

一個基本存儲電路能存儲1位二進制數，而一個8位的二進制數則需8個基本電路。一個容量為M×N（如64K×8bit）的存儲器則包含M×N個基本存儲電路。這些大量的基本存儲電路有規(guī)則地排列在一起便構成了存儲體?；敬鎯﹄娐分饕蒖-S觸發(fā)器構成，其兩個穩(wěn)態(tài)分別表示存儲內容為“0”或為“1”。9.3.1靜態(tài)隨機存儲器—SRAM的結構

2.外圍電路

外圍電路通常包括:

（1）地址譯碼器（2）I.O緩沖器9.3.2RAM的工作原理1.靜態(tài)MOSRAM存儲單元電路存儲器存儲信息，其實質是存放一位二進制碼，每一位二進制碼只有兩個狀態(tài):“0”和“1”。任何有兩個狀態(tài)的器件都可作為存放二進制碼的基本存儲單元。靜態(tài)存儲器采用雙穩(wěn)態(tài)電路來作為存放一位二進制碼的基本存儲電路。靜態(tài)存儲電路9.3.2RAM的工作原理2.動態(tài)MOSRAM存儲器單元動態(tài)RAM利用MOS管的柵極電容存儲電荷的原理來存儲信息。因電容的充電、放電、泄漏、補充是一個動態(tài)的過程，所以稱為動態(tài)隨機存儲器（DRAM）。由于電容有泄漏，必須不斷地補充電荷，這種補充電荷的過程即為動態(tài)RAM的刷新。一般動態(tài)存儲器要求2ms之內刷新一次。9.3.2RAM的工作原理2.動態(tài)MOSRAM存儲器單元（1）四管動態(tài)基本存儲電路①寫入操作②保存信息③讀出操作9.3.2RAM的工作原理2.動態(tài)MOSRAM存儲器單元（2）三管動態(tài)基本存儲電路

①寫入操作②讀出操作

③刷新9.3.3RAM存儲容量的擴展方法1.靜態(tài)RAM集成芯片簡介在存儲器中，通過地址譯碼器對地址總線的地址進行譯碼來選擇要訪問的存儲單元。（1）單譯碼方式在單譯碼方式中，將每個字的所有位排成一行，只有行方向的譯碼器，譯碼輸出的每條字選擇線選擇某個字的所有位單譯碼結構存儲器9.3.3RAM存儲容量的擴展方法（2）雙譯碼方式雙譯碼方式中，地址譯碼分成兩部分:行譯碼（X譯碼）和列譯碼（Y譯碼）。1.靜態(tài)RAM集成芯片簡介雙譯碼結構存儲器9.3.3RAM存儲容量的擴展方法2.Intel2114型靜態(tài)RAM介紹Intel2114是1K×4的靜態(tài)RAM芯片，18引腳雙列直插式封裝。用Intel2114芯片構成4K×8的RAM。Intel2114引腳邏輯圖本章小結1.存儲器ROM中存儲的數據是非易失的。它具有結構簡單、位密度高、非易失性、可靠性高等特點。它可以分為固定ROM、PROM、EPROM和E2PROM等類型。2.可編程邏輯器件PLD是在20世紀70年代發(fā)展起來的，用戶可以在設計開發(fā)軟件或編輯器的輔助下對PLD進行編程，使之實現所需的組合或時序邏輯功能。它采用陣列結構（SPLD）組成與陣列和或陣列，根據