第7章存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場可編程門陣列(第五版)

第7章存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場可編程門陣列學(xué)習(xí)要點(diǎn)：掌握半導(dǎo)體存儲(chǔ)器字、位、存儲(chǔ)容量、地址、等基本概念掌握RAM、ROM的工作原理及典型應(yīng)用了解存儲(chǔ)器的存儲(chǔ)單元的組成及工作原理了解CPLD、FPGA的結(jié)構(gòu)及實(shí)現(xiàn)邏輯功能的編程原理7.1只讀存儲(chǔ)器（ROM）7.2隨機(jī)存取存儲(chǔ)器（RAM）7.3復(fù)雜可編程邏輯器件（CPLD）7.4現(xiàn)場可編程門陣列（FPGA）第7章存儲(chǔ)器、復(fù)雜可編程器件和現(xiàn)場可編程門陣列退出7.1只讀存儲(chǔ)器（ROM）7.1.1ROM的定義與基本結(jié)構(gòu)7.1.2二維譯碼7.1.3可編程ROM7.1.4集成電路ROM7.1.5ROM的讀操作與定時(shí)圖7.1.6ROM應(yīng)用舉例退出存儲(chǔ)器的分類存儲(chǔ)器

RAM(Random-AccessMemory)

ROM(Read-OnlyMemory)RAM(隨機(jī)存取存儲(chǔ)器):在運(yùn)行狀態(tài)可以隨時(shí)進(jìn)行讀或?qū)懖僮鳌４鎯?chǔ)的數(shù)據(jù)必須有電源供應(yīng)才能保存,一旦掉電,數(shù)據(jù)全部丟失。固定ROM可編程ROMPROMEPROME2PROMSRAM(StaticRAM)：靜態(tài)RAMDRAM(DynamicRAM)：動(dòng)態(tài)RAMROM(只讀存儲(chǔ)器)：在正常工作狀態(tài)只能讀出信息。斷電后信息不會(huì)丟失，常用于存放固定信息（如程序、常數(shù)等）。存儲(chǔ)容量（M)：存儲(chǔ)二值信息的總量。字?jǐn)?shù)：字的總量。字：表示一個(gè)信息的多位二進(jìn)制碼稱為一個(gè)字。字長（位數(shù)）：字的位數(shù)稱為字長。存儲(chǔ)容量（M)＝字?jǐn)?shù)×位數(shù)地址：每個(gè)字的編號。字?jǐn)?shù)=2n

（n為存儲(chǔ)器外部地址線的線數(shù)）幾個(gè)基本概念

只讀存儲(chǔ)器，工作時(shí)內(nèi)容只能讀出，不能隨時(shí)寫入，所以稱為只讀存儲(chǔ)器。(Read-OnlyMemory)ROM的分類按寫入情況劃分

固定ROM可編程ROMPROMEPROME2PROM按存貯單元中器件劃分

二極管ROM三極管ROMMOS管ROM7.1.1ROM的定義與基本結(jié)構(gòu)存儲(chǔ)陣列地址譯碼器輸出控制電路地址輸入控制信號輸入數(shù)據(jù)輸出由大量存儲(chǔ)單元構(gòu)成的矩陣用以決定訪問哪個(gè)字單元控制輸出三態(tài)緩沖電路的狀態(tài)讀出數(shù)據(jù)的通道A1A0Y0Y1Y2Y32線-4線譯碼器+5VRRRRA1A0D3D2D1D0OE字線位線存儲(chǔ)陣列輸出控制電路ROM結(jié)構(gòu)示意圖0010110111011001001111101高阻0地址譯碼器7.1.2二維譯碼A3A2A1A0Y0Y14線|16線譯碼器+VDDRRRRD0A7A6A5A4Y14Y15?????????S3S2S1S0I15I14I1I0A3I15I14I1I016線-1線數(shù)據(jù)選擇器YA2A1A000010001000000010001用MOS管構(gòu)成存儲(chǔ)單元的ROM結(jié)構(gòu)示意圖行線與列線的交點(diǎn)都是一個(gè)存儲(chǔ)單元。交點(diǎn)處有MOS管相當(dāng)存0，無MOS管相當(dāng)存1。存儲(chǔ)陣列行線列線7.1.3可編程ROMROM器件根據(jù)存儲(chǔ)內(nèi)容的存入方式不同分為：固定ROM和可編程ROM可編程ROM又可分為：一次可編程存儲(chǔ)器PROM（存儲(chǔ)陣列由帶金屬熔絲的二極管構(gòu)成）光可擦除可編程存儲(chǔ)器EPROM（存儲(chǔ)陣列由SIMOS管構(gòu)成）電可擦除可編程存儲(chǔ)器E2PROM（存儲(chǔ)陣列由FlotoxMOS管構(gòu)成）快閃存儲(chǔ)器（存儲(chǔ)陣列由快閃疊柵MOS管構(gòu)成）固定ROM是利用掩模技術(shù)把數(shù)據(jù)寫入存儲(chǔ)器中，一旦制成，存儲(chǔ)數(shù)據(jù)無法改寫快閃存儲(chǔ)器ROMEPROME2PROM非易失性是是是是高密度是是是否單管存儲(chǔ)單元是是是否在系統(tǒng)可寫是否否是幾種ROM性能比較7.1.4集成電路ROMX譯碼Y譯碼控制邏輯存儲(chǔ)陣列Y選通輸出緩沖器OECEPGMA16～A0D7～D0VCCGNDVPPAT27C010內(nèi)部結(jié)構(gòu)框圖讀操作時(shí)的工作電壓數(shù)據(jù)寫入時(shí)的編程電壓輸出使能信號編程選通信號片選信號工作模式CEOEPGMA16～A0VPPD7～D0讀00×Ai×數(shù)據(jù)輸出輸出無效×1×××高阻等待1××Ai×高阻快速編程010AiVPP數(shù)據(jù)輸入編程校驗(yàn)001AiVPP數(shù)據(jù)輸出AT27C010的工作模式AT27C010的讀操作定時(shí)圖7.1.5ROM的讀操作與定時(shí)圖地址存取時(shí)間片選存取時(shí)間輸出使能時(shí)間輸出保持時(shí)間輸出失效時(shí)間（2）加入有效的片選信號（3）使輸出使能信號有效，經(jīng)過一定延時(shí)后，有效數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上；（4）讓片選信號或輸出使能信號無效，經(jīng)過一定延時(shí)后數(shù)據(jù)線呈高阻態(tài)，本次讀出結(jié)束。（1）欲讀取單元的地址加到存儲(chǔ)器的地址輸入端；7.1.6ROM應(yīng)用舉例（1）用于存儲(chǔ)固定的專用程序；（2）利用ROM可實(shí)現(xiàn)查表或碼制變換等功能。

查表功能－－查某個(gè)角度的三角函數(shù)值。把變量值（角度）作為地址碼，其對應(yīng)的函數(shù)值作為存放在該地址內(nèi)的數(shù)據(jù)，這稱為“造表”。使用時(shí)，根據(jù)輸入的地址(角度)，就可在輸出端得到所需的函數(shù)值，這就稱為“查表”。

碼制變換－－把欲變換的編碼作為地址，把最終的目的編碼作為相應(yīng)存儲(chǔ)單元中的內(nèi)容即可。CI3I2I1I0二進(jìn)制碼O3O2O1O0格雷碼CI3I2I1I0格雷碼O3O2O1O0二進(jìn)制碼000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010用ROM實(shí)現(xiàn)二進(jìn)制碼與格雷碼相互轉(zhuǎn)換C(A4)I3I2I1I0(A3A2A1A0)二進(jìn)制碼O3O2O1O0(D3D2D1D0)格雷碼C(A4)I3I2I1I0(A3A2A1A0)格雷碼O3O2O1O0(D3D2D1D0)二進(jìn)制碼000000000000000000000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000111111111111111100000001001000110100010101100111100010011010101111001101111011110000000100110010011101100100010111111110110011011000100110111010ROM中的內(nèi)容用ROM實(shí)現(xiàn)二進(jìn)制碼與格雷碼相互轉(zhuǎn)換電路A4A3A2A1A0CEOECI3I2I1I0D3D2D1D0O3O2O1O0ROM7.2隨機(jī)存取存儲(chǔ)器（RAM）7.2.1靜態(tài)隨機(jī)存取存儲(chǔ)器退出7.2.2同步靜態(tài)隨機(jī)存取存儲(chǔ)器7.2.3動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器7.2.4存儲(chǔ)容量的擴(kuò)展7.2.1靜態(tài)隨機(jī)存取存儲(chǔ)器存儲(chǔ)陣列列譯碼I/O電路行譯碼I/O0I/Om?1Ai+1An?1???CEWEOEAiA0???1、SRAM的基本結(jié)構(gòu)及輸入輸出RAM的結(jié)構(gòu)框圖地址譯碼器存儲(chǔ)陣列輸入/輸出控制電路00×010工作模式CEWEOEI/O0～I(xiàn)/Om?1保持(微功耗)1××高阻讀010數(shù)據(jù)輸出寫00×數(shù)據(jù)輸入輸出無效011高阻SRAM的工作模式2、SRAM存儲(chǔ)單元D數(shù)據(jù)線Yj（列選擇線）位線數(shù)據(jù)線Xi（行選擇線）DBB位線VDDVGGT1T2T5T6T3T4T7T8存儲(chǔ)單元SRQQ來自行地址譯碼器的輸出來自列地址譯碼器的輸出雙穩(wěn)態(tài)存儲(chǔ)單元電路列存儲(chǔ)單元公用的門控制管，與讀寫控制電路相接Yi＝1時(shí)導(dǎo)通本單元門控制管:控制觸發(fā)器與位線的接通。Xi=1時(shí)導(dǎo)通D數(shù)據(jù)線Yj（列選擇線）位線數(shù)據(jù)線Xi（行選擇線）DBB位線VDDVGGT1T2T5T6T3T4T7T8Xi=1，T5、T6導(dǎo)通，鎖存器與位線接通。Yj=1，T7

、T8均導(dǎo)通，鎖存器的輸出與數(shù)據(jù)線接通，該單元通過數(shù)據(jù)線讀取數(shù)據(jù)。7.2.2同步靜態(tài)隨機(jī)存取存儲(chǔ)器1、SSRAM的基本結(jié)構(gòu)及工作原理SSRAM是一種高速RAM。與SRAM不同，SSRAM的讀寫操作是在時(shí)鐘脈沖節(jié)拍控制下完成的。寄存地址線上的地址寄存要寫入的數(shù)據(jù)ADV=0:普通模式讀寫ADV=1:叢發(fā)模式讀寫

=0:寫操作

=1:讀操作

寄存各種使能控制信號，生成最終的內(nèi)部讀寫控制信號；2位二進(jìn)制計(jì)數(shù)器,處理A1A0ADV=0：普通模式讀寫片選無效=0:寫操作WE=1:讀操作WE普通模式讀寫模式：在每個(gè)時(shí)鐘有效沿鎖存輸入信號，在一個(gè)時(shí)鐘周期內(nèi)，由內(nèi)部電路完成數(shù)據(jù)的讀(寫)操作。讀A1地址單元數(shù)據(jù)I/O輸出A1數(shù)據(jù);開始讀A2數(shù)據(jù)I/O輸出A2數(shù)據(jù);開始讀A3數(shù)據(jù)I/O輸出A6數(shù)據(jù);開始讀A7數(shù)據(jù)開始讀A4地址單元數(shù)據(jù)I/O輸入A5數(shù)據(jù);開始寫A6數(shù)據(jù)I/O輸出A4數(shù)據(jù);開始寫A5數(shù)據(jù)

ADV=1：叢發(fā)模式讀寫叢發(fā)模式讀寫模式：在有新地址輸入后，自動(dòng)產(chǎn)生后續(xù)地址進(jìn)行讀寫操作，地址總線讓出。讀A1地址單元數(shù)據(jù)叢發(fā)模式讀A1+1中的數(shù)據(jù)叢發(fā)模式讀A1+2中的數(shù)據(jù)讀A2地址單元數(shù)據(jù)叢發(fā)模式讀A2+1中的數(shù)據(jù)叢發(fā)模式讀A2+2中的數(shù)據(jù)叢發(fā)模式讀A2+3中的數(shù)據(jù)叢發(fā)模式重新讀A2中的數(shù)據(jù)向A3地址單元寫數(shù)據(jù)叢發(fā)模式向A3+1寫數(shù)據(jù)叢發(fā)模式向A3+2寫數(shù)據(jù)在由SSRAM構(gòu)成的計(jì)算機(jī)系統(tǒng)中，由于在時(shí)鐘有效沿到來時(shí)，地址、數(shù)據(jù)、控制等信號被鎖存到SSRAM內(nèi)部的寄存器中，因此讀寫過程的延時(shí)等待均在時(shí)鐘作用下，由SSRAM內(nèi)部控制完成。此時(shí)，系統(tǒng)中的微處理器在讀寫SSRAM的同時(shí)，可以處理其他任務(wù)，從而提高了整個(gè)系統(tǒng)的工作速度。

SSRAM的使用特點(diǎn)：7.2.3動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器1、DRAM存儲(chǔ)單元?jiǎng)討B(tài)存儲(chǔ)單元及基本操作原理+?C刷新緩沖器輸出緩沖器/靈敏放大器位線B輸入緩沖器刷新R行選線XDO讀/寫WEDI存儲(chǔ)單元電容器的電荷存儲(chǔ)效應(yīng)存儲(chǔ)數(shù)據(jù)的原理：+?C刷新緩沖器輸出緩沖器/靈敏放大器位線B輸入緩沖器刷新R行選線XDO讀/寫WEDI存儲(chǔ)單元10T導(dǎo)通，電容器C與位線B連通輸入緩沖器被選通，數(shù)據(jù)DI經(jīng)緩沖器和位線寫入存儲(chǔ)單元如果DI為1，則向電容器充電，C存1；如果DI為0，則電容器放電，C存0。寫操作+?C刷新緩沖器輸出緩沖器/靈敏放大器位線B輸入緩沖器刷新R行選線XDO讀/寫WEDI存儲(chǔ)單元11T導(dǎo)通，電容器C與位線B連通輸出緩沖器/靈敏放大器被選通，C中存儲(chǔ)的數(shù)據(jù)通過位線和緩沖器輸出每次讀出后，必須及時(shí)對讀出單元刷新，即此時(shí)刷新控制R也為高電平，則讀出的數(shù)據(jù)又經(jīng)刷新緩沖器和位線對電容器C進(jìn)行刷新。讀操作12、DRAM的基本結(jié)構(gòu)和操作時(shí)序DRAM的基本結(jié)構(gòu)存儲(chǔ)陣列輸入/輸出緩沖器及靈敏放大器行譯碼列譯碼數(shù)據(jù)選擇器刷新計(jì)數(shù)器行地址寄存器刷新控制及定時(shí)列地址寄存器行地址選通RAS列地址選通RAS讀/寫WE輸出使能OE地址A容量為256×4RAM的存儲(chǔ)矩陣存儲(chǔ)單元1024個(gè)存儲(chǔ)單元排成32行×32列的矩陣每根行選擇線選擇一行每根列選擇線選擇一個(gè)字列Y1＝1，X2＝1，位于X2和Y1交叉處的字單元可以進(jìn)行讀出或?qū)懭氩僮鳎溆嗳魏巫謫卧疾粫?huì)被選中。

地址的選擇通過地址譯碼器來實(shí)現(xiàn)。地址譯碼器由行譯碼器和列譯碼器組成（即雙譯碼結(jié)構(gòu)）。行、列譯碼器的輸出即為行、列選擇線，由它們共同確定欲選擇的地址單元。256×4RAM存儲(chǔ)矩陣中，256個(gè)字需要8位地址碼A7～A0。其中高3位A7～A5用于列譯碼輸入，低5位A4～A0用于行譯碼輸入。A7～A0=00100010時(shí)，Y1=1、X2=1，選中X2和Y1交叉的字單元。43210000101007.2.4存儲(chǔ)容量的擴(kuò)展將地址線、讀／寫線和片選線對應(yīng)地并聯(lián)在一起位擴(kuò)展1、字長（位數(shù)）的擴(kuò)展——由8片1K×1實(shí)現(xiàn)1K×8輸入／輸出（I/O）分開使用作為字的各個(gè)位線2、字?jǐn)?shù)的擴(kuò)展—用用8K×8位的芯片組成32K×8位的存儲(chǔ)系統(tǒng)。芯片數(shù)=4系統(tǒng)地址線數(shù)=15系統(tǒng)：A0~A14

A13~A14？芯片：A0~A12

2000H2001H2002H┇3FFFH

4000H4001H4002H┇5FFFH

6000H6001H6002H┇7FFFH

0000H0001H0002H┇1FFFHA0...A12D0...D7CERAM(Ⅰ)A0...A12D0...D7CERAM(Ⅱ)A0...A12D0...D7CERAM(Ⅲ)A0...A12D0...D7CERAM(Ⅳ)各RAM芯片譯碼器有效輸出端擴(kuò)展的地址輸入端A14A138K×8位RAM芯片地址輸入端A12A11A10A9A8A7A6A5A4A3A2A1A0對應(yīng)的十六進(jìn)制地址碼ⅠY000000000000000000000000000010000000000010┇11111111111110000H0001H0002H┇1FFFHⅡY101000000000000000000000000010000000000010┇11111111111112000H2001H2002H┇3FFFHⅢY210000000000000000000000000010000000000010┇11111111111114000H4001H4002H┇5FFFHⅣY311000000000000000000000000010000000000010┇11111111111116000H6001H6002H┇7FFFH32K×8位存儲(chǔ)器系統(tǒng)的地址分配表

字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制存儲(chǔ)器芯片的片選輸入端來實(shí)現(xiàn)。

字?jǐn)U展輸入／輸出（I/O）線并聯(lián)要增加的地址線A10～A12與譯碼器的輸入相連，譯碼器的輸出分別接至8片RAM的片選控制端由8片1K×4實(shí)現(xiàn)8K×4隨機(jī)存取存儲(chǔ)器（RAM）可以在任意時(shí)刻、對任意選中的存儲(chǔ)單元進(jìn)行信息的存入（寫入）或取出（讀出）操作。與只讀存儲(chǔ)器ROM相比，RAM最大的優(yōu)點(diǎn)是存取方便，使用靈活，既能不破壞地讀出所存信息，又能隨時(shí)寫入新的內(nèi)容。其缺點(diǎn)是一旦停電，所存內(nèi)容便全部丟失。

RAM由存儲(chǔ)矩陣、地址譯碼器和輸入／輸出控制電路組成。實(shí)際上RAM是由許許多多的基本寄存器組合起來構(gòu)成的大規(guī)模集成電路。當(dāng)單片RAM不能滿足存儲(chǔ)容量的要求時(shí)，可以把若干片RAM聯(lián)在一起，以擴(kuò)展存儲(chǔ)容量，擴(kuò)展的方法有位擴(kuò)展和字?jǐn)U展兩種，在實(shí)際應(yīng)用中，常將兩種方法相互結(jié)合來達(dá)到預(yù)期要求。本節(jié)小結(jié)7.3復(fù)雜可編程邏輯器件（CPLD）7.3.1CPLD的結(jié)構(gòu)7.2.2CPLD編程簡介退出與PAL、GAL相比，CPLD的集