第五章MOS基本邏輯單元電路

第五章MOS基本邏輯單元電路

MOS集成電路具有集成度高、功耗低的特點，是當今大規(guī)模集成電路的主流產品，尤其是CMOS集成電路。1基本知識提示：0K(VGS-VT)2K[2(VGS-VT)VDS-VDS2]K=K’(WL)K’=Cox2Cox=oxotoxVTVBS2qsioNBCox=IDS=NMOS:截止飽和非飽和NMOSPMOS增強型耗盡型四端器件襯底偏置效應：溝道長度調制效應(短溝效應):=L1XdVDS211.3MOSFET基本工作原理11.3.1MOSFET結構11.3.2電流電壓關系概念3PMOSFET4電流電壓關系：5Figure11.41增強型輸出特性曲線6Figure11.43耗盡型輸出特性曲線7§5-1MOS傳輸門

MOS傳輸門就是通過控制MOS管的導通和截止來實現信號的傳輸控制。結構簡單，控制靈活，是組成MOS電路的基本單元之一。8

思考題1.NMOS傳輸門、PMOS傳輸門、CMOS傳輸門各自的優(yōu)缺點是什么？2.傳輸門的傳輸速度與哪些因素有關？95.1.1單溝傳輸門

1.

NMOS傳輸門IOG“0”IOGG為“1”電平時NMOS開啟，傳送信號G為“0”電平時NMOS管截止，不傳送信號。O點電容通過飽和導通的NMOS管放電，NMOS管逐漸進入非飽和，放電加快，最終O點達到與I點相同的“0”。(1)由I向O傳送“0”時(假設O初始為“1”)105.1.1單溝傳輸門

1.

NMOS傳輸門(續(xù))“1”IOG

O點電容通過飽和導通的NMOS管充電，當O點電位上升到比G點電位低一個VTn時，NMOS管截止。即最終O點達到的“1”比G點的“1”低一個VTn(有襯底偏值效應)。(2)由I向O傳送“1”時(假設O初始為“0”)115.1.1單溝傳輸門

2.

PMOS傳輸門G為“0”電平時PMOS開啟，傳送信號G為“1”電平時PMOS管截止，不傳送信號。O點電容通過飽和導通的PMOS管充電，PMOS管逐漸進入非飽和，充電加快，最終O點達到與I點相同的“1”。(1)由I向O傳送“1”時(假設O初始為“0”)IOG“1”IOG125.1.1單溝傳輸門

2.

PMOS傳輸門(續(xù))

O點電容通過飽和導通的PMOS管放電，當O點電位下降到比G點電位高一個|VTp|時，PMOS管截止。即最終O點達到的“0”比G點的“0”高一個|VTp|

(有襯底偏值效應)。(2)由I向O傳送“0”時(假設O初始為“1”)“0”IOG135.1.2CMOS傳輸門O點電容通過飽和導通的NMOS管和PMOS管放電，NMOS管逐漸進入非飽和，PMOS管逐漸截止，最終O達到與I相同的“0”。(1)由I向O傳送“0”(O初始為“1”)OIGGG為“0”電平、G為“1”電平時NMOS、PMOS管都截止。G為“1”電平時、G為“0”電平NMOS、PMOS管都開啟。OIGG“0”145.1.2CMOS傳輸門(續(xù))

O點電容通過飽和導通的NMOS管和PMOS管充電，PMOS管逐漸進入非飽和，NMOS管逐漸截止，最終O達到與I相同的“1”

。(2)由I向O傳送“1”(O初始為“0”)OIGG“1”155.1.3MOS傳輸門的速度GViVoGViVoGnViVoGp

MOS傳輸門的傳輸速度與節(jié)點電容、前級驅動能力、和自身MOS管的W/L有關。

對于自身來說，W/L越大，導通電阻越小，傳輸速度越快。

對于單溝傳輸門來說，傳送“1”和“0”的速度不同，而對于CMOS傳輸門可以達到相同。165.1.4MOS傳輸門的特點1)NMOS傳輸門能可靠地快速傳送“0”電平，傳送“1”電平時較慢，且有閾值損失；2)PMOS傳輸門能可靠地快速傳送“1”電平，傳送“0”電平時較慢，且有閾值損失；3)CMOS傳輸門能可靠地快速傳送“1”電平和“0”電平，但需要兩種器件和兩個控制信號4)MOS傳輸門具有雙向傳輸性能5)MOS傳輸門屬于無驅動衰減性傳輸17§5-2靜態(tài)MOS反相器

MOS反相器特性的分析是MOS基本邏輯門電路分析的重要基礎。18思考題1.各種MOS反相器的結構有何不同？各自的優(yōu)缺點是什么？2.各種MOS反相器的輸出高低電平是多少？分別受什么因素影響？3.什么叫有比電路？什么叫無比電路？4.各種MOS反相器的速度、功耗、噪聲容限分別受哪些因素影響？195.2.1電阻負載NMOS反相器

1.結構和工作原理VOH=VDD(VDD–VOH)/RL=0Vi為低電平VOL時，MI截止Vi為高電平VOH時，MI非飽和(VDD–VOL)

/RL

=KI[2(VOH

-VTI)VOL-VOL2]ViVoRLVDDMI

VOL

VDD1+2KI

RL(VOHVTI)其中:KI=WL()oxo2tox205.2.1電阻負載NMOS反相器

2.基本特性RL若?。篤OL高，功耗大，tr小;W/L若小(即KI小)：VOL高，功耗小,，tf大。ViVoRLVDDMNRL減小VILVIHVOHVOLVoVi0

VOL

VDD1+2KI

RL(VOHVTI)0VitVDD0VotVDD215.2.2E/E飽和負載NMOS反相器

1.結構和工作原理ViVoVDDMLMIVOH=VDDVTL

KL(VDD-VOH-VTL)2=0Vi為低電平VOL時,MI截止,ML飽和Vi為高電平VOH時,MI非飽和,ML飽和KL(VDD-VOL-VTL)2=KI[2(VOH-VTI)VO-VO2]其中：R

=KIKL=(W/L)I(W/L)LVOL

(VDDVTL

)22R(VOHVTI)有比電路225.2.2E/E飽和負載NMOS反相器

2.單元特點ViVoVDDMLMIVoViR減小(KI/

KL)(1)VOH比電源電壓VDD低一個閾值電壓Vt（有襯底偏值效應）；(3)ML和MI的寬長比分別影響tr和tf。(4)上升過程由于負載管逐漸接近截止，tr較大。(2)VOL與R有關，為有比電路；0Vot235.2.3E/E非飽和負載NMOS反相器

1.結構和工作原理ViVoVDDMLMIVGG

VOH=VDDKL[2(VGG-VOH

-VTL)(VDD-VOH)

-(VDD

-VOH)

2]

=0VGG

>

VDD

+VTL

Vi為VOL時，MI截止，ML非飽和245.2.3E/E非飽和負載NMOS反相器

1.結構和工作原理(續(xù))ViVoVDDMLMIVGGKI

[2(VOH

-VTI)VOL-VOL2]

KL[2(VGG

-VOL

-VTL)(VDD

-VOL)

-(VDD

-VOL)

2]

=VOL

VDD22mR(VOHVTI)其中：R

=KIKL=(W/L)I(W/L)Lm

=VDD2(VGGVTL)VDD0m<1Vi為VOH時，MI非飽和，ML非飽和255.2.3E/E非飽和負載NMOS反相器

2.單元特點ViVoVDDMLMIVGGVoVi(KI/KL)R增大(1)雙電源(2)VOH=VDD

(3)VOL與R有關，為有比電路；(4)VGG越高，tr越小，但是VOL越大，功耗越大。265.2.4自舉負載NMOS反相器

1.結構和自舉原理初始狀態(tài)：VI=VOH，Vo=VOLMB、ML飽和、MI非飽和VOL

(VDDVTB

VTL

)22R(VOHVTI)其中：

R

=KIKL=(W/L)I(W/L)L有比電路ViVoVDDMBMIMLCBVGLVGL=VDDVTB275.2.4自舉負載NMOS反相器

1.結構和自舉原理(續(xù))自舉過程：Vi

變?yōu)閂OL,MI截止,Vo上升，

VGL隨Vo上升(電容自舉)，

MB截止,ML逐漸由飽和進入非飽和導通，上升速度加快。自舉結果：

tr縮短，VOH可達到VDD。ViVoVDDMBMIMLCBVGL285.2.4自舉負載NMOS反相器

2.寄生電容與自舉率VGL

CO

=

VGSLCB

VGL=

VGSL+VoVGL=Vo=1+Co/CB1自舉率定義：CO由于寄生電容CO的存在：應盡可能較小寄生電容Co，使達到80%以上。ViVoVDDMBMIMLCBVGL295.2.4自舉負載NMOS反相器

3.漏電與上拉自舉電路中的漏電，會使自舉電位VGL下降(尤其是低頻)，最低可降到：VGL=VDDVTB，因而ML變?yōu)轱柡蛯ǎ敵鯲OH降低：VOH=VDDVTBVTL為了提高輸出高電平，加入上拉元件MA

(或RA)。ViVoVDDMBMIMLCBVGLMA305.2.5E/DNMOS反相器

1.結構和工作原理ViVoVDDMDMEVOH=VDDKD[2(0

-VTD)(VDD

-VOH)-

(VDD

-VOH)

2]

=0Vi為VOL時，ME截止，MD非飽和MD為耗盡型器件，VTD<0，ME

為增強型器件，VTE>0，315.2.5E/DNMOS反相器

1.結構和工作原理（續(xù)）ViVoVDDMDMEKE[2(VOH

-VTE)VOL-VOL2]

KD(0

-VTD)2=VOL

VTD

22R(VOHVTE)其中：R

=KEKD=(W/L)E(W/L)L有比電路（近似于無比電路）Vi為VOH時，ME非飽和，MD飽和325.2.5E/DNMOS反相器

2.單元特點(1)VOH比可達到電源電壓VDD(2)VOL與R有關，但是VTD是關鍵的因素，近似于無比電路，面積小。(3)上升過程由于負載管由飽和逐漸進入非飽和，tr縮短，速度快。ViVoVDDMDME335.2.6CMOS反相器

1.結構和工作原理ViVoVDDMPMNVi為VOL時，MN截止，MP非飽和-Kp

[2(VOL-VDD-VTP)(VOH-VDD)–(VOH-VDD)2]=0VOH=VDDVi為VOH時，MN非飽和，MP截止Kn[2(VOH-VTN)VOL-VOL2]=0VOL=0

無比電路MP為PMOS,VTP<0,MN

為NMOS,VTN>0345.2.6CMOS反相器

2.電壓傳輸特性及器件工作狀態(tài)表ViVoVDDMPMN截止非飽和VDD+VTP<ViVDD飽和非飽和VO+VTN<ViVDD+VTP飽和飽和VO+VTPViVO+VTN非飽和飽和VTNVi<VO+VTP非飽和截止0Vi<VTNP管N管輸入電壓范圍0VOViVDDVDDVDD+VTPVTN355.2.6CMOS反相器

3.噪聲容限

0VOViVDDVILmaxVIHminVOHminVOLmaxSlope=-1VDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax(1)指定噪聲容限VNMmax=min{VNMHmax,VNMLmax

}365.2.6CMOS反相器

3.噪聲容限（續(xù)）

(2)最大噪聲容限VNMH=VOH-V*

=VDD-V*

VNML=V*-VOL=V*Vi

=VDD+VTP

+VTN

o1

+

o當V*為Vdd/2時，噪聲容限為最大（Vdd/2）其中：o=KNKP=N(W/L)NP(W/L)PV*將隨著o的變化而向相反方向變化NMOS和PMOS都飽和時有:記作V*V*VDD0VOViVDDo增大375.2.6CMOS反相器

4.瞬態(tài)特性

VoVDDViMPMNCL0VotVDD0VitVDDCL為負載電容，帶負載門數越多，連線越長，CL越大，延遲越大。385.2.6CMOS反相器

4.瞬態(tài)特性（續(xù)1）

(1)上升時間ViVoVDDMPMNCL0VotVDD90%10%tr2VDD

KP(VDD|VTP|)CL|VTP|

0.1VDDVDD

|VTP|

+1ln(19VDD

20|VTP|

)=KP越大tr越小tr

=

tr1

+tr2395.2.6CMOS反相器

4.瞬態(tài)特性（續(xù)2）

(2)下降時間ViVoVDDMPMNCL2VDD

KN(VDDVTN)CLVTN0.1VDDVDD

VTN

+1ln(19VDD

20VTN)=KN越大tf越小0VotVDD90%10%tftf

=

tf1

+tf2

405.2.6CMOS反相器

4.瞬態(tài)特性（續(xù)3）

(3)平均對延遲時間

tpd=(tpHL+

tpLH)/20VitVDD50%0Vot50%tpHLVDDtpLHViVoVDDMPMN415.2.6CMOS反相器

5.功耗特性ViVoVDDMPMN(1)靜態(tài)功耗PS

理想情況下靜態(tài)電流為0，實際存在漏電流（表面漏電，PN結漏電），有漏電功耗：PS

=IosVDDCMOS電路功耗由三部分組成：靜態(tài)功耗、瞬態(tài)功耗和節(jié)點電容充放電功耗。設計時應盡量減小PN結面積425.2.6CMOS反相器

5.功耗特性（續(xù)1）

(2)瞬態(tài)功耗Pt

ViVoVDDMPMNCOCI0Vit0ITtPt

21(tr+tf)ITmaxVDD

c由于節(jié)點都存在寄生電容，因而狀態(tài)轉換時輸入波形有一定的斜率，使NMOS和PMOS都處于導通態(tài)，存在瞬態(tài)電流，產生功耗：設計時應盡量減小tr和tf435.2.6CMOS反相器

5.功耗特性（續(xù)2）

(3)電容充放電功耗Pc

在狀態(tài)轉換過程中，結點電位的上升和下降，都伴隨著結點電容的充放電過程，產生功耗：設計時應盡量減小節(jié)點寄生電容Pc=CL

VDD

2ViVoVDDMPMNCL445.2.6CMOS反相器

7.最佳設計

ViVoVDDMPMN(1)最小面積方案

芯片面積A=(WnLn+WpLp)按工藝設計規(guī)則設計最小尺寸Lp=LnWp=Wn

面積小、功耗小、非對稱延遲(2)對稱延遲方案

上升時間與下降時間相同tr=tf

應有：Kp=Kn，一般?。篖p=Ln則有：Wp/Wn

=n/p2455.2.6CMOS反相器

7.最佳設計

ViVoVDDMPMN(3)對延遲最小方案（Tpd最小）

一般?。篖p=Ln

Wp/Wn=1~2

CL=CE+(WpLp+WnLn)

Cg0TpdWp/Wn00.40.81.21.62.02.4寄生電容CE增大Lp=Ln465.2.6CMOS反相器

7.最佳設計

(4)級間最佳驅動方案

Cg共N級CL0e5/ln設：級間尺寸比為，CL/Cg

=驅動相同負載延遲為1N-2N-1一般取=2～5則：每級門延遲為，總延遲為N,N=，N=ln/ln可見：=e時，總延遲最小因此有：N=ln(/ln)475.2.6CMOS反相器

8.單元版圖示例

485.2.7習題P134~135：7.1

自舉MOS反向器7.2、7.3

E/DNMOS反向器7.4、CMOS反向器49§5-3靜態(tài)MOS門電路50

思考題

1.NMOS門電路中，輸入端數對特性有何影響（靜態(tài)和瞬態(tài)）？設計時如何考慮？

2.CMOS門電路中，輸入端數對特性有何影響（靜態(tài)和瞬態(tài)）？設計時如何考慮？515.3.1NMOS門電路

1.或非門（nor?）VDDABCFVDDABCF輸入管等效

等效為反相器進行性能分析，按最壞條件滿足性能要求進行設計。525.3.1NMOS門電路

2.與非門（nand?）

等效為反相器時，等效輸入管寬長比減小，嚴重影響VOL和tf，因此輸入端數不宜過多。VDDABF輸入管等效VDDABF535.3.1NMOS門電路

3.與或非門（aoi?…?）VDDABCFDEVDDFABCDE545.3.1NMOS門電路

4.或與非門（oai?…?）VDDAFDBCEVDDFADBCE555.3.1NMOS門電路

5.異或門（xor）VDDFABVDDVDDVDDABFF=A·B+A·B=A+B+A·B565.3.1NMOS門電路

6.異或非門（nxor）F=A·B+A·B=AB·(A+

B)VDDVDDVDDABFVDDFAB575.3.1NMOS門電路

6.異或非門（nxor）續(xù)F=A·B+A·BVDDABF

電路結構簡單，但是與其它單元級聯(lián)時會有電流灌入前級，影響輸出低電平。585.3.1NMOS門電路

7.同相推挽輸出驅動門VDDAFVDDAFVDDAFE/D結構輸出上拉結構輸出輸出高電平低595.3.1NMOS門電路

8.反相推挽輸出驅動門VDDAFVDDAFVDDAFE/D結構輸出上拉結構輸出輸出高電平低605.3.1NMOS門電路

9.三態(tài)驅動門FAEnVDDFAEnVDD同相反相615.3.2CMOS門電路

1.或非門（nor?）(1)電路結構示例VDDCBFnor4ADVDDABFFnor2VDDCBFnor3A625.3.2CMOS門電路

1.或非門（nor?）(2)性能分析示例VDDABFnor2PMOS管導通時等效PMOS管的寬長比減小NMOS管隨著導通NMOS管個數的增加等效寬長比加大輸入端數過多將嚴重影響tr(速度)和噪聲容限635.3.2CMOS門電路

1.或非門（nor?）(3)單元版圖示例645.3.2CMOS門電路

2.與非門（nand?）(1)電路結構示例VDDABFnand4CDFABnand3CVDDABFnand2VDD655.3.2CMOS門電路

2.與非門（nand?）(2)性能分析示例NMOS管導通時等效NMOS管的寬長比減小PMOS管隨著導通PMOS管個數的增加等效寬長比加大ABFnand2VDD輸入端數過多將嚴重影響tf(速度)和噪聲容限665.3.2CMOS門電路

2.與非門（nand?）(3)單元版圖示例67685.3.2CMOS門電路

3.與或非門（aoi）(1)示例1:aoi32VDDABFCEDABCDE69705.3.2CMOS門電路

3.與或非門（aoi?..?）(2)示例2:aoi221VDDABFDABCEEDC715.3.2CMOS門電路

4.或與非門（oai?..?）(1)示例1:oai32VDDABFDABCEDCE725.3.2CMOS門電路

4.或與非門（oai?..?）(2)示例2:oai221VDDACFABEBEDDC735.3.2CMOS門電路

5.異或門（xor）(1)示例1ABFF=A+B+A·B745.3.2CMOS門電路

5.異或門（xor）(2)示例2、3AVDDBFVDDVDDABF755.3.2CMOS門電路

6.異或非門（nxor）

(1)示例1ABFF=A·B·(A+B)765.3.2CMOS門電路

6.異或非門（nxor）(2)示例2、3ABFVDDVDDVDDABF775.3.2CMOS門電路

7.驅動三態(tài)門FAEnVDDFAEnVDDVDDAFCCCC785.3.2CMOS門電路

8.鐘控三態(tài)門VDDACFCABFCCVDDABFCCVDD鐘控或非門鐘控與非門鐘控反相器795.3.2CMOS門電路

9.偽NMOS邏輯門用一個常通PMOS代替CMOS邏輯中的P型邏輯塊，簡化了電路，減小了輸入電容。但是，增加了靜態(tài)功耗，抬高了VOL(有比電路)。VDDFA1A2A3B1B2N邏輯塊VDDA1FCA2B1B2DN邏輯塊805.3.3習題P164~165：8.1

CMOS電路圖8.2、8.3

E/DNMOS計算8.4功能分析（三態(tài)）81§5-4動態(tài)MOS電路

825.4.1動態(tài)MOS電路基本原理

MOS管的柵極存在寄生電容，而且漏電小。因此，具有一定時間的信號存儲功能。為了信號不被丟失，有最低工作頻率限制。VoViVDDMPMNViVoVDDMLMI835.4.2動態(tài)NMOS電路

1.基本單元結構—有比電路ViVoVDDDViDVo845.4.2動態(tài)NMOS電路

2.改進的單元結構—無比電路VoViVoVDD2D1Vi21D855.4.2動態(tài)NMOS電路

3.改進的單元結構—低功耗無比電路ViVo21ViVo2D11D865.4.2動態(tài)NMOS門電路示例

4.門電路示例AVoVDDDBBVoVDD2D1AAVo2D11DC875.4.2動態(tài)NMOS門電路示例

4.移位寄存器示例ViVo2D111F22E885.4.3動態(tài)CMOS單元電路

1.基本單元結構VDDABFVcVDDABFCC895.4.3動態(tài)CMOS單元電路

2.移位寄存器示例ViVoVDDVDD905.4.3動態(tài)CMOS單元電路

3.改進的單元結構—預充結構VDDFA1A2A3B1B2N邏輯塊預充管

若預充過程中輸入都為“0”，預充結束后，輸入信號才到達，會出現電荷再分配問題。

若預充過程中輸入信號到達，可能會產生比較大的直流功耗。915.4.3動態(tài)CMOS單元電路

3.改進的單元結構—預充求值結構AVoVDDB1預充管求值管NC1型邏輯塊

預充過程中，輸入信號到達，求值過程中輸入信號不可改變。避免了電荷再分配和產生大的直流功耗問題。925.4.4動態(tài)CMOS電路的級聯(lián)

1.級聯(lián)的問題后級門開始求值時，輸入信號并不是前級門求出的值，而是前級門預充的值“1”。因此，當前級門求出值時，后級門預充的“1”已丟失，無法再進行正確求值。AVoVDDB1預充管求值管C1AVoVDDB1預充管求值管C1N邏輯塊935.4.4動態(tài)CMOS電路的級聯(lián)

2.多項時鐘解決級聯(lián)問題準兩相時鐘21一級預充、鎖存一級求值二級求值二級預充、鎖存二級求值一級預充、鎖存AVoVDDBC1預充管求值管AVoVDDB2預充管求值管C221121N邏輯塊945.4.4動態(tài)CMOS電路的級聯(lián)

3.

Domino邏輯解決級聯(lián)問題AVoVDDBC1預充管求值管AVoVDDB1預充管求值管C11N邏輯塊總是當前級門求出值時，后級門才開始進行求值。955.4.4動態(tài)CMOS電路的級聯(lián)

4.

N-P邏輯解決級聯(lián)問題AVoVDDBC預充管求值管邏輯塊NAVoVDDBC預充管求值管邏輯塊P96§5.5MOS觸發(fā)器電路975.5.1MOSRS觸發(fā)器

1.基本RS觸發(fā)器—結構1RSQQQQRSNMOS(E/D)電路圖QQSRVDDVDDVDDVDDQQSRCMOS電路圖不能有“11”狀態(tài)985.5.1MOSRS觸發(fā)器

1.基本RS觸發(fā)器—結構2RSQQQQRSNMOS(E/D)電路圖QQSRVDDVDDCMOS電路圖QQSRVDD不能有“00”狀態(tài)995.5.1MOSRS觸發(fā)器

2.鐘控RS觸發(fā)器—結構1RSQQQQRSCPCPNMOS(E/D)電路圖QQSRVDDVDDCPCPCMOS電路圖QSCPQRVDDCPCP不能有“11”狀態(tài)1005.5.1MOSRS觸發(fā)器

2.鐘控RS觸發(fā)器—結構2RSQQQQRSCPCPQQSRVDDVDDCPNMOS(E/D)電路圖QQSRCPVDDCPCPCMOS電路圖不能有“00”狀態(tài)1015.5.1MOSRS觸發(fā)器

2.鐘控RS觸發(fā)器—結構3RSCPQQQQRSCPVDDCPCPCPCMOS電路圖不能有“11”和“00”狀態(tài)1025.5.2靜態(tài)MOSD觸發(fā)器

1.電平觸發(fā)D觸發(fā)器(鎖存器Latch)DQQCPQQDCP高電平觸發(fā)QQDCPQQCPD低電平觸發(fā)1035.5.2靜態(tài)MOSD觸發(fā)器

2.邊沿觸發(fā)D觸發(fā)器(主從D觸發(fā)器)—后沿下降沿（后沿）觸發(fā)QQDCPDQ’Q’CPQQDQ’Q’CPQQ1045.5.2靜態(tài)MOSD觸發(fā)器

2.邊沿觸發(fā)D觸發(fā)器(主從D觸發(fā)器)—前沿上升沿（前沿）觸發(fā)QQDCPDQ’Q’CPQQDQ’Q’CPQQ1055.5.3準靜態(tài)CMOSD觸發(fā)器

1.電平觸發(fā)D觸發(fā)器(鎖存器Latch)1DQCPCPCPCPQDQCPCPCPCPQDQCPCPCPCPDCPCPQ1065.5.3準靜態(tài)CMOSD觸發(fā)器

1.電平觸發(fā)D觸發(fā)器(鎖存器Latch)2QCPDCPCPCPQSCPDCPQSRCPCPCLKCPCPCPDCPCPCPQS1075.5.3準靜態(tài)CMOSD觸發(fā)器

2.邊沿觸發(fā)D觸發(fā)器（主從D觸發(fā)器）QQDCLKCLKCPCPCPDCPCPCPRQCPCPCPCPQSRSdffprbsb1085.5.3準靜態(tài)CMOSD觸發(fā)器

3.版圖示例dffpdffpsdffpr1095.5.4斯密特觸發(fā)器

1.NMOS斯密特觸發(fā)器VDDViVo0VotV-V+t0ViV-0VOHVOLVOViV+T1T2VFN1105.5.4斯密特觸發(fā)器

2.CMOS斯密特觸發(fā)器V+V-VDD0VDDVOViVDDViVoVDD0VitV-V+Vo0t111§5.6MOS其它單元電路1120t0Vbt0VcptVa0VRSTt5.6.1振蕩器及分頻電路RSTcpQQDCPabR振蕩器整形二分頻

可以通過改變反相器級數和驅動能力以及增加電阻電容的方式來改變振蕩頻率。1135.6.2上電復位電路0ta0bt0ct0tQ00tQ10tQ20tCP來改變復位時間

可以通過改變電容和MOS管尺寸QQDCPRQQDCPRQQDCPRQ0Q1Q2CPRST應用VDDcba1145.6.3沿判斷電路（沿提取電路）

1.判斷上升沿ABF00t0tVAtVBVF可以通過改變反相延遲時間的長短來改變輸出脈沖的寬度。115地址譯碼控制5.6.3沿判斷電路（沿提取電路）

2.判斷下降沿00t0tVAtVBVFABF1165.6.4開關邏輯電路（傳輸門邏輯）

1.NMOS多路開關EVCCF=P1·A·B+P2·A·B+P3·A·B+P4·A·BP4P3P2P1AABBF可以通過增加上拉和驅動電路來提高速度。1175.6.4開關邏輯電路（傳輸門邏輯）

2.CMOS多路開關P4P3P2P1ABFAAAABBBBP4P3P2P