第四章組合邏輯電路1

第4章組合邏輯電路4.1概述4.2組合邏輯電路的分析和設(shè)計方法4.3常用若干組合邏輯電路4.4數(shù)據(jù)選擇器和數(shù)據(jù)分配器

4.5加法器和數(shù)值比較器4.6組合邏輯電路中的競爭冒險本章小結(jié)主要要求：

掌握組合邏輯電路和時序邏輯電路的概念。

了解組合邏輯電路的特點與描述方法。4.1概述數(shù)字電路按其完成邏輯功能的不同特點，可劃分為組合邏輯電路和時序邏輯電路兩大類?！璦n組合邏輯電路…a1y1ym向量函數(shù)形式：Y=F(A)組合邏輯電路：①從邏輯上講，組合電路在任一時刻的輸出狀態(tài)僅由該時刻的輸入狀態(tài)決定，而與過去的輸入狀態(tài)無關(guān)。②從結(jié)構(gòu)上講，組合電路都是單純由邏輯門組成，且輸出不存在反饋路徑。一、組合邏輯電路的概念指任何時刻的輸出僅取決于該時刻輸入信號的組合，而與電路原有的狀態(tài)無關(guān)的電路。

數(shù)字電路根據(jù)邏輯功能特點的不同分為組合邏輯電路時序邏輯電路指任何時刻的輸出不僅取決于該時刻輸入信號的組合，而且與電路原有的狀態(tài)有關(guān)的電路。二、組合邏輯電路的特點與描述方法

組合邏輯電路的邏輯功能特點：沒有存儲和記憶作用。

組合電路的組成特點：

由門電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒有反饋回路。組合電路的描述方法主要有邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。主要要求：理解組合邏輯電路分析與設(shè)計的基本方法。熟練掌握邏輯功能的邏輯表達(dá)式、真值表、卡諾圖和邏輯圖表示法及其相互轉(zhuǎn)換。4.2組合邏輯電路的

分析方法和設(shè)計方法所謂邏輯電路的分析，就是找出給定邏輯電路輸出和輸入之間的邏輯關(guān)系，并確定電路的邏輯功能。分析過程一般按下列步驟進(jìn)行：①根據(jù)給定的邏輯電路，從輸入端開始，逐級推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式。②根據(jù)輸出函數(shù)表達(dá)式列出真值表。③用文字概括出電路的邏輯功能。4.2.1組合邏輯電路的基本分析方法③④邏輯圖邏輯表達(dá)式最簡表達(dá)式真值表確定功能②①初學(xué)者一般從輸入向輸出逐級寫出各個門的輸出邏輯式。熟練后可從輸出向輸入直接推出整個電路的輸出邏輯式。由Si表達(dá)式可知，當(dāng)輸入有奇數(shù)個1時，Si

=1，否則Si=0。例：試分析如下電路圖的邏輯功能。解：(2)列真值表(1)寫出輸出邏輯函數(shù)式AiBiCi-1CiSi111011101001110010100000CiSiCi-1BiAi輸出輸入1111000011101000可列出真值表為(3)分析邏輯功能將兩個一位二進(jìn)制數(shù)Ai、Bi

與低位來的進(jìn)

位Ci-1相加，Si為本位和，Ci為向高位產(chǎn)生的

進(jìn)位。這種功能的電路稱為全加器。例：試分析如下電路圖的邏輯功能。①邏輯函數(shù)表達(dá)式：解：②邏輯真值表：③結(jié)論：當(dāng)DCBA表示的二進(jìn)制數(shù)小于或等于5時Yo為1，這個二進(jìn)制數(shù)大于5且小于11時Y1為1，當(dāng)這個二進(jìn)制數(shù)大于或等于11時Y2為1。因此，這個邏輯電路可以用來判別輸入的4位二進(jìn)制數(shù)數(shù)值的范圍。[例]分析下圖所示邏輯電路的功能。解：(1)寫出輸出邏輯函數(shù)式ABCYY1YY1001010100111(3)分析邏輯功能(2)列邏輯函數(shù)真值表111011101001110010100000YCBA輸出輸入01010000111100001111根據(jù)異或功能可列出真值表如右表；也可先求標(biāo)準(zhǔn)與或式，然后得真值表。后者是分析電路的常用方法，下面介紹之。通過分析真值表特點來說明功能。A、B、C三個輸入變量中，有奇數(shù)個1時，輸出為1，否則輸出為0。因此，圖示電路為三位判奇電路，又稱奇校驗電路。01010011001111114.2.2組合邏輯電路的基本設(shè)計方法設(shè)計思路：基本步驟：分析給定邏輯要求，設(shè)計出能實現(xiàn)該功能的組合邏輯電路。分析設(shè)計要求并列出真值表→求最簡輸出邏輯式→畫邏輯圖→工藝設(shè)計。首先分析給定問題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的符號與邏輯取值(即規(guī)定它們何時取值0，何時取值1)

。然后分析輸出變量和輸入變量間的邏輯關(guān)系，列出真值表。根據(jù)真值表用代數(shù)法或卡諾圖法求最簡與或式，然后根據(jù)題中對門電路類型的要求，將最簡與或式變換為與門類型對應(yīng)的最簡式。例：某工廠有三條生產(chǎn)線，耗電分別為1號線10kW，2號線20kW，3號線30kW，生產(chǎn)線的電力由兩臺發(fā)電機提供，其中1號機20kW，2號機40kW。試設(shè)計一個供電控制電路，根據(jù)生產(chǎn)線的開工情況啟動發(fā)電機，使電力負(fù)荷達(dá)到最佳配置。解：①邏輯抽象輸入變量：1～3號生產(chǎn)線以A、B、C表示，生產(chǎn)線開工為1，停工為0；輸出變量：1～2號發(fā)電機以Y1、Y2表示，發(fā)電機啟動為1，關(guān)機為0；邏輯真值表②邏輯函數(shù)式③卡諾圖化簡

1111ABC0100011110Y1

ABC0100011110Y211111與或式：與非－與非式：④邏輯電路圖與或式與非－與非式例：用與非門設(shè)計一個舉重裁判表決電路。設(shè)舉重比賽有3個裁判，一個主裁判和兩個副裁判。只有當(dāng)兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，表明舉重成功。解：①邏輯抽象輸入變量：主裁判為A，副裁判為B、C。判明成功為1，失敗為0；輸出變量：舉重成功與否用變量Y表示，成功為1，失敗為0；邏輯真值表②卡諾圖化簡

ABC0100011110Y111③邏輯電路圖下面通過例題學(xué)習(xí)如何設(shè)計組合邏輯電路例：設(shè)計一個A、B、C三人表決電路。當(dāng)表決某個提案時，多數(shù)人同意，則提案通過，但A具有否決權(quán)。用與非門實現(xiàn)。解：(1)分析設(shè)計要求，列出真值表設(shè)A、B、C同意提案時取值為1，不同意時取值為0；Y表示表決結(jié)果，提案通過則取值為1，否則取值為0?？傻谜嬷当砣缬摇、B、C三人表決電路多數(shù)人同意，則提案通過，但A具有否決權(quán)111011101001110010100000YCBA輸出輸入0000000011111111110(2)化簡輸出函數(shù)Y=AC+ABABC0100011110

1

1

1

0

0

0

0

0用與非門實現(xiàn)，并求最簡與非式=AC+AB=AC·AB(3)根據(jù)輸出邏輯式畫邏輯圖YABCY=AC·AB[例]有一個火災(zāi)報警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種不同類型的火災(zāi)探測器。為了防止誤報警，只有當(dāng)其中兩種或三種探測器發(fā)出探測信號時，報警系統(tǒng)才產(chǎn)生報警信號，試用與非門設(shè)計產(chǎn)生報警信號的電路。解：(1)分析設(shè)計要求，建立真值表感三種不同類型的火災(zāi)探測器有煙感、溫感和紫外光產(chǎn)生報警信號兩種或三種探測器發(fā)出探測信號時，報警系統(tǒng)才與非門設(shè)計報警電路的輸入信號為煙感、溫感和紫外光感三種探測器的輸出信號，設(shè)用

A、B、C表示，且規(guī)定有火災(zāi)探測信號時用1表示，否則用0表示。報警電路的輸出用

Y表示，且規(guī)定需報警時Y為1，否則

Y為0。由此可列出真值表如右圖所示11110000(2)根據(jù)真值表畫函數(shù)卡諾圖

1

1ABC01000111101

1(3)用卡諾圖化簡法求出輸出邏輯函數(shù)的最簡與或表達(dá)式，再變換為與非表達(dá)式。Y=AB+AC+BC(4)畫邏輯圖根據(jù)Y的與非表達(dá)式畫邏輯圖=AB·AC·BCABCY=AB·AC·BC理解編碼的概念。

理解常用編碼器的類型、邏輯功能和使用方法。4.3常用若干組合邏輯電路4.3.1編碼器一、編碼器的概念與類型

編碼將具有特定含義的信息編成相應(yīng)二進(jìn)制代碼的過程。實現(xiàn)編碼功能的電路編碼器(即Encoder)

被編信號二進(jìn)制代碼編碼器編碼器二進(jìn)制編碼器二-十進(jìn)制編碼器

優(yōu)先編碼器

普通編碼器為什么要進(jìn)行編碼？為了節(jié)約計算機的資源。編碼器的輸入、輸出之間應(yīng)滿足如下關(guān)系：需要編碼的信息量二進(jìn)制數(shù)的位數(shù)編碼器的概念與類型

用文字、符號或數(shù)碼表示特定對象的過程稱為編碼。在數(shù)字電路中用二進(jìn)制代碼表示有關(guān)的信號稱為二進(jìn)制編碼。實現(xiàn)編碼操作的電路就是編碼器。按照被編碼信號的不同特點和要求，有普通編碼器、優(yōu)先編碼器、二—十進(jìn)制編碼器之分。使用編碼技術(shù)可以大大減少數(shù)字電路系統(tǒng)中信號傳輸線的條數(shù)，同時便于信號的接收和處理。例如：一個由8個開關(guān)組成的鍵盤，直接接入：需要8條信號傳輸線；編碼器：只需要3條數(shù)據(jù)線。（每組輸入狀態(tài)對應(yīng)一組3位二進(jìn)制代碼）⑴⑷⑵⑶丁丙乙甲問題:將4個搶答器的輸出信號編為二進(jìn)制代碼，設(shè)計一個簡單的電路實現(xiàn)此功能——這個過程就是編碼。F0=A3+A1F1=A3+A2一、編碼器A3A2A1

A00001001001001000F1

F000011011輸入輸出4-2線編碼器4(=22)種情況，需2位二進(jìn)制碼就能將所有情況表示；2n種情況，只需要n位二進(jìn)制碼就能完全表示！2n≥m8(=23)種情況，需3位二進(jìn)制碼就能將所有情況表示；16(=24)種情況，需4位二進(jìn)制碼就能將所有情況表示；7種情況需幾位二進(jìn)制碼表示？9種呢？輸入：I0～I(xiàn)78個高電平信號，輸出：3位二進(jìn)制代碼Y2Y1Y0。輸入信號有8個，被編信號高電平有效，原碼輸出故也稱為8線－3線編碼器。二.普通編碼器用n位二進(jìn)制代碼可對N≤2n個輸入信號進(jìn)行編碼，輸出相應(yīng)的n位二進(jìn)制代碼。特點：輸入I0～I(xiàn)7當(dāng)中只允許一個輸入變量有效，即取值為1（高電平有效）。三位二進(jìn)制普通編碼器3位二進(jìn)制編碼器的真值表邏輯表達(dá)式：(利用無關(guān)項化簡)被編信號高電平有效。原碼輸出I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310線

–4線編碼器原碼輸出10011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0輸出輸入被編信號高電平有效二－十進(jìn)制編碼器普通的編碼器存在的問題：每一時刻只有一個信息有效，當(dāng)輸入信息中出現(xiàn)不該出現(xiàn)的組合時，輸出混亂。優(yōu)先編碼器允許同時輸入兩個以上編碼信號。不過在設(shè)計編碼器時已經(jīng)將所有的輸入信號按優(yōu)先順序排了隊，當(dāng)幾個輸入信號同時出現(xiàn)時，只對其中優(yōu)先權(quán)最高的一個進(jìn)行編碼。三.優(yōu)先編碼器(即PriorityEncoder)

以8線—3線優(yōu)先編碼器為例允許同時輸入數(shù)個編碼信號，并只對其中優(yōu)先權(quán)最高的信號進(jìn)行編碼輸出的電路。1、8線—3線優(yōu)先編碼器8線－3線優(yōu)先編碼器74LS148的邏輯圖輸入和輸出均以低電平作為有效信號為了擴展電路的功能和增加使用的靈活性，在74LS148的邏輯電路中附加了由門G1、G2和G3組成的控制電路。得到表達(dá)式為：(1)為選通輸入端，在時，編碼器才正常工作；而在時，所有的輸出均被封鎖為高電平。只有當(dāng)所有的編碼輸入端都是高電平（即沒有編碼輸入），而且S=1時，才是低電平。因此表示“電路工作，但無編碼輸入”。(2)只要有任何一個編碼輸入端有低電平信號輸入，且S=1，即為低電平，因此的低電平信號表示“電路工作，而且有編碼輸入”。(3)8線－3線優(yōu)先編碼器74LS148邏輯符號圖擴展電路功能：G１門、G２門、G３門組成控制電路。①S－選通輸入端，低電平有效。②Ys－選通輸出端，低電平表示“電路工作，無編碼信號輸入”。③YEX－擴展輸出端，低電平表示“電路工作，有編碼信號輸入”。

74LS148功能表輸入：邏輯0(低電平）有效輸出：反碼輸出注意：例：試用兩片74LS148接成16線－4線優(yōu)先編碼器，將A0～A1516個輸入信號編為二進(jìn)制編碼Z3Z2Z1Z0=0000～1111。其中A15的優(yōu)先權(quán)最高，A0的優(yōu)先權(quán)最低。電路擴展應(yīng)用：①輸入信號的連接；②級聯(lián)問題（芯片工作的優(yōu)先級）；③輸出信號的連接。解：①輸入信號需用兩片②級聯(lián)問題高優(yōu)先級低優(yōu)先級③輸出信號A15A8A7A0編碼10Z3111000111000Z2Z1Z001YEX(1)74LS148擴展的16線－4線優(yōu)先編碼器圖4.14所示為利用74LS148編碼器監(jiān)視8個化學(xué)罐液面的報警編碼電路。若8個化學(xué)罐中任何一個的液面超過預(yù)定高度時，其液面檢測傳感器便輸出一個0電平到編碼器的輸入端。編碼器輸出3位二進(jìn)制代碼到微控制器。此時，微控制器僅需要3根輸入線就可以監(jiān)視八個獨立的被測點。微控制器報警編碼電路★74LS1488-3線優(yōu)先編碼器

應(yīng)用12、二－十進(jìn)制（BCD）優(yōu)先編碼器把I0～I(xiàn)9的十個狀態(tài)分別編碼成十個BCD碼。其中I9的優(yōu)先權(quán)最高，I0的優(yōu)先權(quán)最低。74LS147的功能表輸入：邏輯0(低電平）有效輸出：反碼輸出注意：CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二

-

十進(jìn)制優(yōu)先編碼器CT74LS147

I9=1，I8=0時，不論I0~I7為0還是

1，電路只對I8進(jìn)行編碼，輸出反碼0111。反碼輸出被編信號輸入，(省略了I0)，低電平有效。0111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸入

I9=0時，不論其他Ii為0

還是1，電路只對I9進(jìn)行編碼，輸出Y3Y2Y1Y0=0110，為反碼，其原碼為1001。111010×××××××01100××××××××1111111111111無編碼請求Y3Y2Y1Y0=1111依次類推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被編信號優(yōu)先級別從高到低依次為

I9、I8、I7、I6、I5、

I4、I3、I2、I1、I0。輸出為BCD碼的反碼。主要要求：

理解譯碼的概念。

掌握二進(jìn)制譯碼器CT74LS138的邏輯功能和使用方法。4.3.2譯碼器

理解其他常用譯碼器的邏輯功能和使用方法。掌握用二進(jìn)制譯碼器實現(xiàn)組合邏輯電路的方法。一、譯碼的概念與類型

譯碼是編碼的逆過程。

將表示特定意義信息的二進(jìn)制代碼翻譯出來。實現(xiàn)譯碼功能的電路

譯碼器(即Decoder)

二進(jìn)制代碼

與輸入代碼對應(yīng)的特定信息

譯碼器譯碼器二進(jìn)制譯碼器二-十進(jìn)制譯碼器

數(shù)碼顯示譯碼器通用譯碼器1.二進(jìn)制譯碼器設(shè)二進(jìn)制譯碼器的輸入端為n個，則輸出端為2n個，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個有效（為1或為0），其余全無效（為0或為1）。2線－4線譯碼器：為什么要進(jìn)行譯碼？為了節(jié)約計算機或CPU的資源。將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號的電路。n位

二進(jìn)制代碼

2n位

譯碼輸出二進(jìn)制譯碼器譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸出高電平有效譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入0000譯碼輸出低電平有效2線－4線譯碼器真值表邏輯函數(shù)：2線－4線譯碼器電路S1,S2,S3為片選端，S1=1,S2+S3=0時，Gs輸出高電平，譯碼器處于工作狀態(tài)。3線－8線譯碼器74LS138：控制電路：3線－8線譯碼器74LS138的功能表S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70xxxx11111111x1xxx1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110輸出輸入片選選通，輸入某種狀態(tài)，則對應(yīng)的最小項輸出項為0?？刂崎TGS＝1時，輸出邏輯表達(dá)式：每個輸出對應(yīng)一個最小項0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸出輸入CT74LS138

真值表允許譯碼器工作禁止譯碼

Y7~Y0由輸入二進(jìn)制碼A2、A1、A0的取值決定。011111111111111111010101010101010100010000000000輸出邏輯函數(shù)式Y(jié)0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二進(jìn)制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。其輸出端能提供輸入變量的全部最小項。

CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖

3位二進(jìn)制碼輸入端8個譯碼輸出端低電平有效。使能端STA高電平有效，

STB、STC低電平有效，即當(dāng)STA=1，

STB=STC=0時譯碼，否則禁止譯碼。例：試用兩片3線－8線譯碼器74LS138組成4線－16線譯碼器，將輸入的4位二進(jìn)制代碼D3D2D1D0譯成16個獨立的低電平信號Z0～Z15。解：①輸出信號②輸入信號和級聯(lián)問題111片（2）工作譯碼0001111片（1）工作譯碼0000Z8～Z15Z0～Z7D2D1D0D374LS138擴展的4線－16線譯碼器二進(jìn)制譯碼器的應(yīng)用很廣，典型的應(yīng)用有以下幾種：①實現(xiàn)存儲系統(tǒng)的地址譯碼；②實現(xiàn)邏輯函數(shù)；③帶使能端的譯碼器可用作數(shù)據(jù)分配器。用譯碼器實現(xiàn)邏輯函數(shù)①寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項之和），并變換為與非-與非形式；②畫出用二進(jìn)制譯碼器和與非門實現(xiàn)這些函數(shù)的接線圖。n線—2n線譯碼器有2n個代碼組合，包含了n變量函數(shù)的全部最小項。當(dāng)譯碼器的使能端有效時，每個輸出（一般為低電平輸出）對應(yīng)相應(yīng)的最小項,即。因此只要將函數(shù)的輸入變量加至譯碼器的地址輸入端，并在輸出端輔以少量的門電路，便可以實現(xiàn)邏輯函數(shù)。一般步驟：例：試?yán)?線－8線譯碼器74LS138設(shè)計一個多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為：解：①最小項之和形式②化為與非－與非式③畫邏輯電路例：試?yán)?線－8線譯碼器產(chǎn)生一組多輸出邏輯函數(shù)。解：當(dāng)S=1時，3線—8線譯碼器各輸出端的函數(shù)式為：①將Z1～Z4化為最小項之和的形式：②經(jīng)轉(zhuǎn)換得：Z1=m3m4m5m6Z2=m1m3m7Z3=m3m4m5m6m7Z4=m0m2m4m7③畫邏輯圖2.二－十進(jìn)制譯碼器二—十進(jìn)制譯碼器也稱BCD譯碼器，它的功能是將輸入的十進(jìn)制BCD碼(四位二元符號)譯成10個高、低電平輸出信號，因此也叫4—10譯碼器。74LS42邏輯電路二－十進(jìn)制譯碼器74LS42邏輯函數(shù)式二－十進(jìn)制譯碼器74LS42的真值表YA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動器YYYYYYYA3a數(shù)碼顯示器bcdefgbcdefgabcdefga三、數(shù)碼顯示譯碼器

驅(qū)動各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號等翻譯成人們習(xí)慣的形式，并直觀地顯示出來的電路，稱為顯示譯碼器。將輸入的BCD碼譯成相應(yīng)輸出信號，以驅(qū)動顯示器顯示出相應(yīng)數(shù)字的電路。(一)

數(shù)碼顯示譯碼器的結(jié)構(gòu)和功能示意0101a數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動器YYYYYYYA3bcdefgabcdefga輸入BCD碼輸出驅(qū)動七段數(shù)碼管顯示相應(yīng)數(shù)字0001(二)數(shù)碼顯示器簡介數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱數(shù)碼管。常用的有半導(dǎo)體數(shù)碼顯示器(LED)和液晶顯示器(LCD)等。它們由七段可發(fā)光的字段組合而成。1.七段半導(dǎo)體數(shù)碼顯示器(LED)abcdefgDPagfCOMbcedCOMDPabcdefgDP發(fā)光字段，由管腳a~g電平控制是否發(fā)光。小數(shù)點，需要時才點亮。顯示的數(shù)字形式顯示結(jié)構(gòu)字型主要優(yōu)點：字形清晰、工作電壓低、體積小、可靠性高、響應(yīng)速度快、壽命長和亮度高等。

主要缺點：工作電流大，每字段工作電流約10mA。共陽接法

共陰接法

半導(dǎo)體數(shù)碼顯示器內(nèi)部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5V串接限流電阻

a~g和DP為低電平時才能點亮相應(yīng)發(fā)光段。

a~g和DP為高電平時才能點亮相應(yīng)發(fā)光段。共陽接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。

共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。RR共陽極共陰極cdeGNDdpabcdefdpabf

gGNDR=1K5V直流電源cabdefgdpabcdef

gGNDGNDdpcdeGNDdpabcdefdpabf

gGNDR=1Kcabdefgdpabcdef

gGNDGNDdp5V直流電源顯示數(shù)字1R5V直流電源RR顯示數(shù)字2

gfab

edcdpcabdefgdpcabdefgdpabcdef

gGNDGNDdpR5V直流電源RRR顯示數(shù)字3

gfab

edcdpcabdefgdpcabdefgdpabcdef

gGNDGNDdp即液態(tài)晶體2.液晶顯示器(LCD)液晶顯示原理：無外加電場作用時，液晶分子排列整齊，入射的光線絕大部分被反射回來，液晶呈透明狀態(tài)，不顯示數(shù)字；當(dāng)在相應(yīng)字段的電極上加電壓時，液晶中的導(dǎo)電正離子作定向運動，在運動過程中不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液晶對入射光產(chǎn)生散射而變成了暗灰色，于是顯示出相應(yīng)的數(shù)字。當(dāng)外加電壓斷開后，液晶分子又將恢復(fù)到整齊排列狀態(tài)，字形隨之消失。abcdefgDPagfCOMbcedCOMDP顯示結(jié)構(gòu)字型發(fā)光原理液晶顯示器（LCD）：液晶是一種既具有液體的流動性又具有晶體光學(xué)特性的有機化合物。外加電場能控制它的透明度和顯示的顏色，由此制成LCD。液晶顯示器兩個電極上加50HZ~500HZ的交變電壓。玻璃蓋板透明電極（正面電極）反射電極（公共電極）液晶加電場未加電場符號暗灰色優(yōu)點：工作電壓低、功耗極低；缺點：亮度很低，顯示欠清晰、響應(yīng)速度慢。透明色（三）、BCD—七段顯示譯碼器半導(dǎo)體數(shù)碼管和液晶顯示器都可以用TTL或CMOS集成電路直接驅(qū)動。為此，就需要使用顯示譯碼器將BCD代碼譯成數(shù)碼管所需要的驅(qū)動信號，以便使數(shù)碼管用十進(jìn)制數(shù)字顯示出BCD代碼所表示的數(shù)值。舉例說明輸入為8421BCD碼，用A3、A2、A1、A0表示輸出用Ya、Yb、Yc、Yd、Ye、Yf、Yg表示半導(dǎo)體數(shù)碼管為共陰極接法。圖BCD－七段顯示譯碼器的卡諾圖圖BCD－七段顯示譯碼器7448的邏輯圖輔助控制端功能：①試燈輸入端LT：低電平有效。當(dāng)LT=0時，數(shù)碼管七段全亮,與輸入的譯碼信號無關(guān)。用于測試數(shù)碼管的好壞。平時應(yīng)置為高電平。②滅零輸入端RBI：低電平有效。當(dāng)LT=1，RBI=0時，且譯碼輸入為0的二進(jìn)制碼0000時，該位輸出不顯示，即0字被熄滅。當(dāng)譯碼輸入不為0時，該位正常顯示。用于消隱無效的0。如數(shù)據(jù)073.40可顯示為73.4。③滅燈輸入、滅零輸出端BI/RBO。此端可以作輸入端，也可以作輸出端。作輸入端使用時，如果BI=0時，數(shù)碼管七段全滅，與譯碼輸入無關(guān)。作輸出端使用時，受控于RBI和LT。當(dāng)RBI=0，LT=1，且輸入為0的二進(jìn)制碼0000時，即實現(xiàn)“滅零”時，RBO輸出低電平，即RBO=0，用以指示該片正處于滅零狀態(tài)。圖用7448驅(qū)動BS201的連接方法用7448驅(qū)動共陰極的半導(dǎo)體數(shù)碼管的接法滅零輸入端RBI和滅零輸出端RBO配合使用，實現(xiàn)多位十進(jìn)制數(shù)碼顯示系統(tǒng)的整數(shù)前和小數(shù)后的滅零控制。如數(shù)據(jù)00073.400可顯示為73.4。主要要求：理解數(shù)據(jù)選擇器和數(shù)據(jù)分配器的作用。理解常用數(shù)據(jù)選擇器的邏輯功能及其使用。掌握用數(shù)據(jù)選擇器實現(xiàn)組合邏輯電路的方法。4.4數(shù)據(jù)選擇器和數(shù)據(jù)分配器

一、數(shù)據(jù)選擇器（DataSelector）數(shù)據(jù)選擇器又稱多路選擇器(Multiplexer,簡稱MUX)。每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出，其功能類似于一個單刀多擲開關(guān)。數(shù)據(jù)選擇器示意圖二、數(shù)據(jù)選擇器的邏輯功能及其使用1.8選1數(shù)據(jù)選擇器CT74LS151CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151的邏輯功能示意圖8路數(shù)據(jù)輸入端地址信號輸入端互補輸出端使能端，低電平有效CT74LS151STA2A1A0D0D7D6D5D4D3D2D1STYYCT74LS151邏輯功能示意圖ST

=

1

時禁止數(shù)據(jù)選擇器工作

ST

=

0

時，數(shù)據(jù)選擇器工作。選擇哪一路信號輸出由地址碼決定。8選1數(shù)據(jù)選擇器CT74LS151真值表D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST輸出輸入因為若A2A1A0=000，則因為若A2A1A0=010，則Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D0000010×××1YYA0A1A2ST輸出輸入CT74LS151輸出函數(shù)表達(dá)式1000000000100000Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7Y=A2A1A0D0

+A2A1A0D1

+

A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+

A2A1A0D6+A2A1A0D7=m0D0+m1D1+m2D2+m3D3+

m4D4+m5D5+m6D6+m7D72.雙4選1數(shù)據(jù)選擇器CC14539CC145391STA1A01D01D31D21D11ST1Y2Y雙4選1數(shù)據(jù)選擇器CC14539邏輯功能示意圖2D02D32D22D12ST2ST兩個數(shù)據(jù)選擇器的公共地址輸入端。數(shù)據(jù)選擇器1的輸出數(shù)據(jù)選擇器1的數(shù)據(jù)輸入、使能輸入。數(shù)據(jù)選擇器2的數(shù)據(jù)輸入、使能輸入。數(shù)據(jù)選擇器2的輸出內(nèi)含兩個相同的

4選1數(shù)據(jù)選擇器。1×××11100×××01101××1×0100××0×0101×1××1000×0××10011×××00000×××0000××××××11Y1D01D11D21D3A0A11ST輸出輸入CC14539數(shù)據(jù)選擇器1真值表1D01D11D21D31ST使能端低電平有效1×××11100×××01101××1×0100××0×0101×1××1000×0××10011×××00000×××0001D01D11D21D30××××××1數(shù)據(jù)選擇器2的邏輯功能同理。

1ST=1時，禁止數(shù)據(jù)選擇器工作，輸出1Y=0。

1ST=0時，數(shù)據(jù)選擇器工作。輸出哪一路數(shù)據(jù)由地址碼A1A0決定。

CC14539數(shù)據(jù)選擇器輸出函數(shù)式1Y=A1A01D0+A1A01D1+A1A01D2+A1A01D3

=m01D0+m11D1+m21D2+m31D32Y=A1A02D0+A1A02D1+A1A02D2+A1A02D3

=m02D0+m12D1+m22D2+m32D33.雙4選1數(shù)據(jù)選擇器74LS153功能與CC14539數(shù)據(jù)選擇器相同[例]試用兩個帶附加控制端的4選1數(shù)據(jù)選擇器組成一個8選1數(shù)據(jù)選擇器。由于數(shù)據(jù)選擇器在輸入數(shù)據(jù)全部為1時，輸出為地址輸入變量全體最小項的和。例如4選1數(shù)據(jù)選擇器的輸出Y=m0D0+m1D1+m2D2+m3D3當(dāng)D0=D1=D2=D3=1時，Y=m0+m1+m2+m3。當(dāng)D0~D3為0、1的不同組合時，Y可輸出不同的最小項表達(dá)式。而任何一個邏輯函數(shù)都可表示成最小項表達(dá)式，可直接將邏輯函數(shù)輸入變量有序地接數(shù)據(jù)選擇器的地址輸入端。因此用數(shù)據(jù)選擇器可實現(xiàn)任何組合邏輯函數(shù)。三、用數(shù)據(jù)選擇器實現(xiàn)多種組合邏輯功能(1)變量個數(shù)=地址選擇端的端數(shù)(2)變量個數(shù)>地址選擇端的端數(shù)可將邏輯函數(shù)輸入變量接數(shù)據(jù)選擇器的地址輸入端和數(shù)據(jù)輸入端。

CT74LS151有A2、A1

、A0三個地址輸入端，正好用以輸入三變量A、B、C。[例]試用數(shù)據(jù)選擇器實現(xiàn)函數(shù)

Y=AB+AC+BC。Y為三變量函數(shù)，故選用8選1數(shù)據(jù)選擇器，現(xiàn)選用CT74LS151。解：(2)寫出邏輯函數(shù)的最小項表達(dá)式Y(jié)=AB+AC+BC=ABC+ABC+ABC+ABC(3)

寫出數(shù)據(jù)選擇器的輸出表達(dá)式Y(jié)′=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+

A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7(4)比較

Y和

Y′兩式中最小項的對應(yīng)關(guān)系(1)選擇數(shù)據(jù)選擇器令A(yù)=A2，B=A1，C=A0則Y′=ABCD0+ABCD1+ABCD2+ABCD3+

ABCD4+ABCD5+ABCD6+ABCD7ABCABCABCABCABCABCABCABC+++為使Y=Y′，應(yīng)令D0=

D1=D2=D4=0D3=

D5=D6=D7=1(5)畫連線圖CT74LS151A2A1A0D0D7D6D5D4D3D2D1STYYY′ABC1即可得輸出函數(shù)D0D2D1D4D7D6D5D31[例]試用4選1數(shù)據(jù)選擇器實現(xiàn)函數(shù)

Y=AB+AC+BC。L=AC+AB+BC=ABC+ABC+ABC+ABC+BC=A(BC)+A(BC)+(BC)

BCYA01A0D0YA1

D2

D3

D1L'=A1A01D0+A1A01D1+A1A01D2+A1A01D3

A1--B,

A0--C1D0=0,1D1=A,1D2=A,1D3=1三、數(shù)據(jù)分配器:根據(jù)地址碼的要求，將一路數(shù)據(jù)分配到指定輸出通道上去的電路。Demultiplexer，簡稱DMUXY0DY1Y2Y34

路數(shù)據(jù)分配器工作示意圖A1A0一路輸入多路輸出地址碼輸入10Y1=DD一到多的數(shù)字開關(guān)地址碼輸入數(shù)據(jù)輸入“1”多路數(shù)據(jù)輸出例：利用3線-8線譯碼器構(gòu)成8路輸出的多路分配器。主要要求：

理解加法器的邏輯功能及應(yīng)用。了解數(shù)值比較器的作用。4.5加法器和數(shù)值比較器

一、加法器（Adder）①半加器：不考慮低位進(jìn)位將兩個一位二進(jìn)制數(shù)A和B相加。1.一位加法器半加和向高位的進(jìn)位半加器真值表COSCOAB半加器邏輯符號

=1

&

A

B

S

CO半加器電路圖

HalfAdder，簡稱HA。②全加器：需考慮低位進(jìn)位將兩個一位二進(jìn)制數(shù)A和B相加。全加器真值表全加和向高位的進(jìn)位FullAdder，簡稱FA。=1=1≥1≥1&&ABCISCO全加器邏輯電路COSCOABCICI全加器邏輯符號2.多位加法器：兩個多位二進(jìn)制數(shù)相加。①串行進(jìn)位加法器（模仿手工計算方式）首先求最低位的和，并將進(jìn)位向高位傳遞，由低向高逐次求各位的全加和，并依次將進(jìn)位向高位傳遞，直至最高位。每一位的相加結(jié)果都必須等到低一位進(jìn)位產(chǎn)生以后才能建立，傳輸延遲時間長（最少需要經(jīng)過4個全加器的延遲時間）。4位串行進(jìn)位加法器串行進(jìn)位加法器舉例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加數(shù)A輸入A3A2A1A0B3B2B1B0B3B2B1B0加數(shù)B輸入低位的進(jìn)位輸出CO依次加到相鄰高位的進(jìn)位輸入端CI。相加結(jié)果讀數(shù)為

C3S3S2S1S0和數(shù)進(jìn)位數(shù)②超前進(jìn)位加法器在加法運算前，根據(jù)進(jìn)位COi是Ai-1,Ai-2,......,A0及Bi-1,Bi-2,......,B0的函數(shù)關(guān)系得到每個位的進(jìn)位CIi，這樣一次就可以完成整個加法運算。4位超前進(jìn)位加法器74LS283的邏輯圖只需經(jīng)過三級門電路的延遲時間，等價于1位全加器的時間延遲。例：試用兩片4位超前進(jìn)位加法器74LS283構(gòu)成一個8位加法器。解：低位芯片的高位進(jìn)位輸出端接高位芯片的低位進(jìn)位輸入端。高位低位3.用加法器設(shè)計組合邏輯電路設(shè)計一個代碼轉(zhuǎn)換電路，將8421BCD代碼轉(zhuǎn)換成余三碼。設(shè)計一個代碼轉(zhuǎn)換電路，將余三碼轉(zhuǎn)換成8421BCD代碼。用來將兩個同樣位數(shù)的二進(jìn)制數(shù)A、B進(jìn)行比較，并能判別其大小關(guān)系的邏輯器件，叫做數(shù)值比較器。二、數(shù)值比較器（Comparator）1.一位數(shù)值比較器①A>B(A=1,B=0)則②A<B(A=0,B=1)則③A=B(A=B=0,A=B=1)則輸出函數(shù)式低電平有效DigitalComparator，又稱數(shù)字比較器。用于比較兩個數(shù)的大小。A2<B2A<BA0=B0A=BA0<B0A<BA0>B0A>B

2.多位數(shù)值比較器比較兩個多位數(shù)A和B，需從高向低逐位比較。如兩個4位二進(jìn)制數(shù)A3A2A1A0和B3B2B1B0進(jìn)行比較：A3<B3A<B

A3>B3A>B

A3=B3A2>B2A>B

A2=B2A1<B1A<BA1>B1A>B

A1=B1可利用1位數(shù)值比較器構(gòu)成4位數(shù)值比較器真值表集成4位數(shù)值比較器A’>B’A’=B’A’<B’：擴展輸入端，級聯(lián)時低位向高位的進(jìn)位位。若A=B時，要由這三位輸入來決定比較結(jié)果。A=A3A2A1A0，B=B3B2B1B0：比較數(shù)值輸入端。A>BA=BA<B：比較結(jié)果輸出端（高電平有效）。4585電路圖擴展輸入端主要要求：

了解競爭冒險現(xiàn)象及其產(chǎn)生的原因和消除措施。4.6組合邏輯電路中的競爭冒險一、競爭冒險現(xiàn)象及其危害當(dāng)信號通過導(dǎo)線和門電路時，將產(chǎn)生時間延遲。因此，同一個門的一組輸入信號，由于它們在此前通過不同數(shù)目的門，經(jīng)過不同長度導(dǎo)線的傳輸，到達(dá)門輸入端的時間會有先有后，這種現(xiàn)象稱為競爭?；蜷T電路兩個輸入信號同時向相反的邏輯電平跳變（一個從1變?yōu)?，另一個從0變?yōu)?）的現(xiàn)象。邏輯門因輸入端的競爭而導(dǎo)致輸出產(chǎn)生不應(yīng)有的尖峰干擾脈沖的現(xiàn)象即由于競爭而使電路輸出出現(xiàn)不符合門電路穩(wěn)態(tài)下的邏輯功能的現(xiàn)象，即出現(xiàn)了尖峰脈沖（毛刺），這種現(xiàn)象稱為冒險?？赡軐?dǎo)致錯誤動作二、競爭冒險的