第10章 數(shù)字電路基礎(chǔ)和邏輯門電路

電工電子技術(shù)數(shù)字電子技術(shù)第3篇

DigitalElectronicTechnique本章將依次討論數(shù)字系統(tǒng)中數(shù)的表示方法、常用的幾種編碼，介紹邏輯代數(shù)的基本概念和基本理論，說明邏輯函數(shù)的基本表示形式及其化簡。數(shù)字電路基礎(chǔ)和邏輯門電路

第10章第3篇數(shù)字電子技術(shù)

DigitalElectronicTechniqueBasisofDigitalandLogicGateCircuit

第10章數(shù)字電路基礎(chǔ)和邏輯門電路10.1數(shù)制及編碼10.2邏輯代數(shù)及基本運算規(guī)則LogicalAlgebraandBasicOperationOrdination

10.3邏輯門電路Logicgatecircuit10.4邏輯函數(shù)表示與化簡RepresentationAndSimplificationsofLogicFunctions

BasisofDigitalandLogicGateCircuit

NumberRepresentationSystemandCoding

第3篇數(shù)字電子技術(shù)

DigitalElectronicTechnique主要內(nèi)容：重點內(nèi)容：難點內(nèi)容：

邏輯函數(shù)的化簡。第10章數(shù)字電路基礎(chǔ)和邏輯門電路數(shù)的表示方法、常用的幾種編碼(10.1)，邏輯代數(shù)的基本概念和基本理論(10.2-10.3)，邏輯函數(shù)的基本表示形式及其化簡(10.4)。

二進制數(shù)、常用的幾種編碼、邏輯代數(shù)基礎(chǔ)、邏輯函數(shù)及其化簡。10.1數(shù)制及編碼10.1.1數(shù)制

10.1.2數(shù)制間的轉(zhuǎn)換10.1.3二-十進制編碼NumberRepresentationSystemGeneralNumberSystemConversionsBinarycodeddecimal10.1數(shù)制及編碼10.1.1數(shù)制（NumberRepresentationSystem）232×103×1203++23十位數(shù)字2個位數(shù)字3權(quán)值基數(shù)：由0~9十個數(shù)碼組成，基數(shù)為10。位權(quán)：10210110010-110-210-3計數(shù)規(guī)律：逢十進一權(quán)值10的冪十進制（Decimal）10-1權(quán)權(quán)權(quán)權(quán)任意一個十進制數(shù)，都可按其權(quán)位展成多項式的形式。(652.5)D位置計數(shù)法按權(quán)展開式(N)D=(Kn-1K1K0.K-1K-m)D=Kn-110n-1

++K1101

+K0100+K-110-1

++K-m

10-m十進制（Decimal）=6

102+5101+2100+5下標D表示十進制10.1.1數(shù)制二進制（Binary）只由0、1兩個數(shù)碼和小數(shù)點組成，不同數(shù)位上的數(shù)具有不同的權(quán)值2i?；鶖?shù)2，逢二進一任意一個二進制數(shù)，都可按其權(quán)位展成多項式的形式。(N)B=(Kn-1K1K0.K-1K-m)B=Kn-12n-1

++K121

+K020

+K-12-1

++K-m

2-m下標B表示二進制10.1.1數(shù)制任意R進制任意一個二進制數(shù)，都可按其權(quán)位展成多項式的形式。只由0~（R-1）R個數(shù)碼和小數(shù)點組成，不同數(shù)位上的數(shù)具有不同的權(quán)值Ri，基數(shù)R，逢R進一。(N)R=(Kn-1K1K0.K-1K-m)R=Kn-1Rn-1

++K1R1

+K0R0

+K-1R-1

++K-m

R-m任意一個R進制數(shù)，都可按其權(quán)位展成多項式的形式。10.1.1數(shù)制10.1.1數(shù)制常用數(shù)制對照表

十進制二進制八進制十六進制十進制二進制八進制十六進制012345678910111213141500000001001000110100010101100111100010011010101111001101111011110123456701234567101112131415161789ABCDEF10.1數(shù)制及編碼10.1.2數(shù)制間的轉(zhuǎn)換（GeneralNumberSystemConversions）二進制轉(zhuǎn)換成十進制

十進制轉(zhuǎn)換成二進制二進制轉(zhuǎn)換成十六進制

十六進制轉(zhuǎn)換成二進制

例：(10011.101)B=(？)D(10011.101)B＝1×24＋0×23＋0×22＋1×21＋1×20

＋1×2－1＋0×2－2＋1×2－3

二進制轉(zhuǎn)換成十進制

利用二進制數(shù)的按權(quán)展開式，可以將任意一個二進制數(shù)轉(zhuǎn)換成相應(yīng)的十進制數(shù)。＝（19.625）D10.1.2數(shù)制間的轉(zhuǎn)換十進制轉(zhuǎn)換成二進制整數(shù)部分的轉(zhuǎn)換除基取余法：用目標數(shù)制的基數(shù)（R=2）去除十進制數(shù)，第一次相除所得余數(shù)為目的數(shù)的最低位K0，將所得商再除以基數(shù)，反復(fù)執(zhí)行上述過程，直到商為“0”，所得余數(shù)為目的數(shù)的最高位Kn-1。例：（29）D=（？）B29147310222221K00K11K21K31K4LSBMSB得（29）D=（11101）B十進制轉(zhuǎn)換成二進制小數(shù)部分的轉(zhuǎn)換乘基取整法：小數(shù)乘以目標數(shù)制的基數(shù)（R=2），第一次相乘結(jié)果的整數(shù)部分為目的數(shù)的最高位K-1，將其小數(shù)部分再乘基數(shù)依次記下整數(shù)部分，反復(fù)進行下去，直到小數(shù)部分為“0”，或滿足要求的精度為止（即根據(jù)設(shè)備字長限制，取有限位的近似值）。例：將十進制數(shù)（0.723）D轉(zhuǎn)換成ε不大于2-6的二進制數(shù)。

ε不大于2-6，即要求保留到小數(shù)點后第六位。10.1.2數(shù)制間的轉(zhuǎn)換例：將十進制數(shù)（0.723）D轉(zhuǎn)換成ε不大于2-6的二進制數(shù)。0.7232K-110.446K-20.892K-30.784K-40.568K-50.136由此得：(0.723)D=(0.101110)B十進制二進制八進制、十六進制0.2722222201110K-610.1.2數(shù)制間的轉(zhuǎn)換10.1.2數(shù)制間的轉(zhuǎn)換

從小數(shù)點開始，將二進制數(shù)的整數(shù)和小數(shù)部分每4位分為一組，不足四位的分別在整數(shù)的最高位前和小數(shù)的最低位后加“0”補足，然后每組用等值的十六進制碼替代，即得目的數(shù)。例：

（1011101.101001）B=（?）H

(1011101.101001）B=（5D.A4）H1011101.101001小數(shù)點為界000D5A4二進制與十六進制之間的轉(zhuǎn)換

10.1.2數(shù)制間的轉(zhuǎn)換二進制與八進制之間的轉(zhuǎn)換

從小數(shù)點開始，將二進制數(shù)的整數(shù)和小數(shù)部分每3位分為一組，不足三位的分別在整數(shù)的最高位前和小數(shù)的最低位后加“0”補足，然后每組用等值的八進制碼替代，即得目的數(shù)。例：（11010111.0100111）B=（?）O（11010111.0100111）B=（327.234）O11010111.0100111小數(shù)點為界00072323410.1數(shù)制及編碼10.1.3二-十進制編碼（Binarycodeddecimal）二—十進制碼格雷碼校驗碼字符編碼

有權(quán)碼8421BCD碼用四位自然二進制碼的16種組合中的前10種，來表示十進制數(shù)0~9，由高位到低位的權(quán)值為23、22、21、20，即為8、4、2、1，由此得名。用文字、符號或數(shù)碼表示特定對象的過程稱為編碼。

此外，有權(quán)的BCD碼還有2421BCD碼和5421BCD碼等。

無權(quán)碼余三碼是一種常用的無權(quán)BCD碼。十進制8421BCD碼012345678900000001001000110100010101100111100010012421BCD碼5421BCD碼余三碼8421b3b2b1b0位權(quán)0000000100100011010010111100110111101111000000010010001101001000100110101011110000110100010101100111100010011010101111002421b3b2b1b05421b3b2b1b0無權(quán)常用的BCD碼

10.1.3二-十進制編碼二—十進制碼格雷碼校驗碼字符編碼常用的編碼：（二）格雷碼2.編碼還具有反射性，因此又可稱其為反射碼。1.任意兩組相鄰碼之間只有一位不同。注：首尾兩個數(shù)碼即最小數(shù)0000和最大數(shù)1000之間也符合此特點，故它可稱為循環(huán)碼。10.1.3二-十進制編碼（三）校驗碼

最常用的誤差檢驗碼是奇偶校驗碼，它的編碼方法是在信息碼組外增加一位監(jiān)督碼元。（四）字符編碼ASCII碼:七位代碼表示128個字符96個為圖形字符控制字符32個二—十進制碼格雷碼校驗碼字符編碼常用的編碼：10.1.3二-十進制編碼10.2.1基本邏輯運算

10.2.2邏輯代數(shù)的公理和定理BasicBooleanOperation

AxiomsandTheoremsinLogicAlgebra

10.2邏輯代數(shù)及基本運算規(guī)則10.2邏輯代數(shù)及基本運算規(guī)則10.2.1基本邏輯運算

（BasicBooleanperation

）（一）邏輯變量

取值：邏輯0、邏輯1。邏輯0和邏輯1不代表數(shù)值大小，僅表示相互矛盾、相互對立的兩種邏輯狀態(tài)。（二）基本邏輯運算邏輯與

邏輯或

邏輯非

一、邏輯變量及基本邏輯運算邏輯符號邏輯表達式F=AB

=

AB與邏輯真值表與邏輯關(guān)系表邏輯與

開關(guān)A開關(guān)B燈F斷斷斷合合斷合合滅滅滅亮ABF101101000010ABF

與邏輯運算符，也有用“”、“∧”、“∩”、“&”表示。只有決定某一事件的所有條件全部具備，這一事件才能發(fā)生。UABF10.2.1基本邏輯運算邏輯符號或邏輯真值表或邏輯關(guān)系表邏輯或

開關(guān)A開關(guān)B燈F斷斷斷合合斷合合亮亮亮滅ABF101101001110決定某一事件的條件有一個或一個以上具備，這一事件才能發(fā)生。邏輯表達式F=A+BABFUFAB≥1或邏輯運算符，也有用“∨”、“∪”表示。10.2.1基本邏輯運算非邏輯真值表非邏輯關(guān)系表邏輯非

開關(guān)A燈FAF當決定某一事件的條件滿足時，事件不發(fā)生；反之事件發(fā)生。邏輯表達式F=A“-”非邏輯運算符UFAR斷合亮滅100110.2.1基本邏輯運算與非邏輯運算F1=AB或非邏輯運算F2=A+B與或非邏輯運算F3=AB+CD（三）復(fù)合邏輯運算ABF1ABF2≥1ABF3CD≥110.2.1基本邏輯運算ABF101101001100邏輯表達式F=AB=AB+AB

ABF=1邏輯符號邏輯表達式F=ABABF101101000011

異或運算

同或運算“”異或邏輯運算符=AB“⊙”同或邏輯運算符ABF=1邏輯符號ABF=10.2.1基本邏輯運算（四）正邏輯與負邏輯（與門）（或門）ABFVLVLVL電平關(guān)系VLVHVLVHVLVLVHVHVH正邏輯ABF負邏輯ABF0

0

00101001111

1

1101011000VH：高電平

VL：低電平邏輯0：VH邏輯1：

VL邏輯1：VH邏輯0：

VL高電平VH用邏輯0表示，低電平VL用邏輯1表示。正、負邏輯間關(guān)系正或=負與正與=負或正與非=負或非正或非=負與非≥1邏輯符號等效在一種邏輯符號的所有入、出端同時加上或者去掉小圈。原來的符號互換（與←→或、同或←→異或）高電平VH用邏輯1表示，低電平VL用邏輯0表示。10.2.1基本邏輯運算≥1≥1正邏輯正與正與非正或正或非≥1≥1負邏輯負與負與非負或負或非10.2.1基本邏輯運算A+0=AA+1=1A0=0A1=AAA=0

A+A=1AA=AA+A=AAB=BAA+B=B+A

(AB)C=A(BC)(A+B)+C=A+(B+C)A

(B+C)=AB+ACA+BC=(A+B)(A+C)0-1律互補律重疊律交換律結(jié)合律分配律10.2.2邏輯代數(shù)的公理和定理10.2邏輯代數(shù)及基本運算規(guī)則反演律AB=A+BA+B=AB還原律

A=A吸收律A+AB=AA(A+B)=AA+AB=A+BA(A+B)=ABAB+AC+BC=AB+AC(A+B)(

A+C)(B+C)=(A+B)(A+C)10.2.2邏輯代數(shù)的公理和定理10.2.2邏輯代數(shù)的公理和定理例：證明吸收律成立互補律重疊律例：證明反演律AB=A+B和

A+B=ABABAB

A+BABA+B000110111110111010001000由真值表得

證：利用真值表AB=A+B，

A+B=AB1110111010001000反演律又稱摩根定律，常變形為AB=A+B和

A+B=AB10.2.2邏輯代數(shù)的公理和定理10.2.2邏輯代數(shù)的公理和定理三個基本運算規(guī)則代入規(guī)則：任何含有某變量的等式，如果等式中所有出現(xiàn)此變量的位置均代之以一個邏輯函數(shù)式，則此等式依然成立。例：

A

B=A+BBC替代B得由此反演律能推廣到n個變量：利用反演律

ABC=A+BC=A+B+C10.2.2邏輯代數(shù)的公理和定理反演規(guī)則：對于任意一個邏輯函數(shù)式F，做如下處理：若把式中的運算符“?”換成“+”,“+”換成“?”；常量“0”換成“1”，“1”換成“0”；原變量換成反變量，反變量換成原變量，那么得到的新函數(shù)式稱為原函數(shù)式F的反函數(shù)式。例：F(A，B，C)CBAB

)C

A(BA

+++=其反函數(shù)為)CBA(BCA)BA(F++++=保持原函數(shù)的運算次序--先與后或，必要時適當?shù)丶尤肜ㄌ枴?0.2.2邏輯代數(shù)的公理和定理

對偶式：對于任意一個邏輯函數(shù)，做如下處理：1）若把式中的運算符“.”換成“+”，“+”換成“.”；2）常量“0”換成“1”，“1”換成“0”。得到的新函數(shù)為原函數(shù)F的對偶式F′，也稱對偶函數(shù)。

對偶規(guī)則：如果兩個函數(shù)式相等，則它們對應(yīng)的對偶式也相等。即若F1=F2

則F1′=F2′。使公式的數(shù)目增加一倍。求對偶式時運算順序不變，且它只變換運算符和常量，其變量是不變的。注：函數(shù)式中有“”和“⊙”運算符，求反函數(shù)及對偶函數(shù)時，要將運算符“”換成“⊙”，“⊙”換成“”。

其對偶式例：FB1C

ABA

++=)(+F′B0C

ABA++=)

()(10.3邏輯門電路10.3.1基本邏輯門電路

10.3.2復(fù)合邏輯門電路10.3.3集成邏輯門電路FunctionLogicGateCircuitCombinationGate

IntegratedLogicGateCircuit

10.3邏輯門電路雙極型集成邏輯門MOS集成邏輯門集成邏輯門按器件類型分按集成度分SSI：＜100個等效門MSI：＜103個等效門LSI：＜104個等效門VLSI：＞104個以上等效門TTL、ECLI2L、HTLPMOSNMOSCMOS10.3邏輯門電路10.1.1基本邏輯門電路(FunctionLogicGateCircuit)

輸出級由D3、T4、T5和電阻R4組成。T4與T5組成推拉式輸出結(jié)構(gòu)，具有較強的負載能力。輸入級由多發(fā)射極晶體管T1、二極管D1、D2和電阻R1組成。實現(xiàn)輸入變量A、B的與運算。中間級由T2、R2和R3組成。T2的集電極C2和發(fā)射極E2分別提供兩個相位相反的電壓信號。輸入端至少有一個（設(shè)A端）接低電平：0.3V3.6V1V3.6VT1管:A端發(fā)射結(jié)導(dǎo)通，UB1=UA+UBE1=1V，其它發(fā)射結(jié)反偏截止。（5-0.7-0.7）V=3.6V因為UB1=1V,所以T2、T5截止,UC2≈Ucc=5V。T4：工作在放大狀態(tài)5V電路輸出高電平：TTL與非門工作原理10.1.1基本邏輯門電路10.1.1基本邏輯門電路輸入端全接高電平：3.6V2.1V0.3VT1:UB1=UBC1+UBE2+UBE5=0.7V×3=2.1V電路輸出低電平：UOL=0.3V3.6VT1：發(fā)射結(jié)反偏，集電極正偏，工作在倒置放大狀態(tài)且T2、T5導(dǎo)通。T2：工作在飽和狀態(tài)T4：UC2=UCES2+UBE5≈1V，T4截止。T5：處于深飽和狀態(tài)TTL與非門工作原理輸入端全接高電平，輸出為低電平。輸入端至少有一個接低電平時，輸出為高電平。由此可見，電路的輸出與輸入之間滿足與非邏輯關(guān)系：T1：倒置放大狀態(tài)T2：飽和狀態(tài)T4：截止狀態(tài)T5：深度飽和狀態(tài)T1：深度飽和狀態(tài)T2：截止狀態(tài)T4：放大狀態(tài)T5：截止狀態(tài)TTL與非門工作原理10.1.1基本邏輯門電路三態(tài)輸出邏輯門（TSL門）（一）三態(tài)門工作原理當E=0時，T4截止，C端輸出高電平，D2截止，則右側(cè)電路執(zhí)行正常與非功能F=AB。101V1V輸出F端處于高阻狀態(tài)記為Z。Z當E=1時，TSL門輸出具有高、低電平狀態(tài)外，還有第三種輸出狀態(tài)—

高阻狀態(tài)，又稱禁止態(tài)或失效態(tài)。非門是三態(tài)門的狀態(tài)控制部分六管TTL與非門T6、T7、T9、T10均截止增加部分E使能端使能端的兩種控制方式低電平使能高電平使能三態(tài)門的邏輯符號ABFEFABE1.實現(xiàn)總線結(jié)構(gòu)任何時刻只能有一個控制端有效，即只有一個門處于數(shù)據(jù)傳輸，其它門處于禁止狀態(tài)。2.實現(xiàn)雙向數(shù)據(jù)傳輸當E=0時，門1工作，門2禁止，數(shù)據(jù)從A送到B；

當E=1時，門1禁止，門2工作，數(shù)據(jù)從B送到A。（二）三態(tài)門的應(yīng)用總線0110.4邏輯函數(shù)的表示及化簡10.4.1邏輯函數(shù)的表示方法

10.4.2邏輯函數(shù)的化簡方法RepresentationofLogicFunctionsSimplificationofLogicFunctions

用有限個與、或、非等邏輯運算符，應(yīng)用邏輯關(guān)系將若干個邏輯變量A、B、C等連接起來，所得的表達式稱為邏輯函數(shù)。F=(A，B)=A+BF=(A，B，C)=A+BC輸出變量邏輯函數(shù)的表示方法：邏輯圖邏輯表達式

波形圖

真值表

輸入變量例：三個人表決一件事情，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。試建立該問題的邏輯函數(shù)。ABCF00000100110111100101011111011000三個人意見分別用邏輯變量A、B、C表示表決結(jié)果用邏輯變量F表示同意為邏輯1，不同意為邏輯0。表決通過為邏輯1，不通過為邏輯0。1.真值表2.邏輯函數(shù)表達式找出函數(shù)值為1的項。每個函數(shù)值為1的輸入變量取值組合寫成一個乘積項。這些乘積項作邏輯加。F=ABC+ABC+ABC+ABC輸入變量取值為1用原變量表示;反之，則用反變量表示ABC、ABC、ABC、ABC。101111101011111110.4.1邏輯函數(shù)的表示方法

（RepresentationofLogicFunctions）10.4邏輯函數(shù)的表示及化簡3.邏輯圖F=ABC+ABC+ABC+ABC乘積項用與門實現(xiàn)和項用或門實現(xiàn)4.波形圖ABFCABCABCABC≥1ABCF10.4.1邏輯函數(shù)的表示方法

函數(shù)表達式的常用形式五種常用表達式F(A，B，C)“與―或”式“或―與”式“與非―與非”式“或非―或非”式“與―或―非”式表達式形式轉(zhuǎn)換=AB+AC基本形式例如函數(shù)F=AB+AC1.與-或表達式轉(zhuǎn)換為或-與表達式F=AB+AC=AA+AB+AC+BC=A(A+B)+C(A+B)=(A+C)(A+B)吸收率互補率2.與-或表達式轉(zhuǎn)換為與非—與非表達式F=AB+AC=AB+AC=AB?

AC還原率反演率3.或-與表達式轉(zhuǎn)換為或非—或非表達式F=(A+C)(A+B)=(A+C)(A+B)=A+C+A+B4.或-與表達式轉(zhuǎn)換為與-或-非表達式=AC+A

B10.4.1邏輯函數(shù)的表示方法

10.4.1邏輯函數(shù)的表示方法

邏輯函數(shù)的標準形式最小項：n個變量有2n個最小項，記作mi。3個變量有23（8）個最小項。m0m100000101m2m3m4m5m6m7010011100101110111234567n個變量的邏輯函數(shù)中，包括全部n個變量的乘積項（每個變量必須而且只能以原變量或反變量的形式出現(xiàn)一次）。一、最小項乘積項最小項二進制數(shù)十進制數(shù)編號最小項編號i：各輸入變量取值看成二進制數(shù)，對應(yīng)十進制數(shù)。10.4.1邏輯函數(shù)的表示方法

001ABC000m0m1m2m3m4m5m6m7100000000100000011010011100101110111000000000000100000010000001000000100000010000001111111三變量的最小項

最小項的性質(zhì)：同一組變量取值：任意兩個不同最小項的乘積為0，即mimj=0(i≠j)。全部最小項之和為1，即任意一組變量取值：只有一個最小項的值為1，其它最小項的值均為0。10.4.1邏輯函數(shù)的表示方法

標準積之和(最小項）表達式式中的每一個乘積項均為最小項解：例：的標準積之和表達式。求函數(shù)利用互補律，補上所缺變量B。利用互補律，補上所缺變量D。10.4.1邏輯函數(shù)的表示方法

ABC000001010011100101110111mi01234567FMi0123456701010101例：已知函數(shù)的真值表，求該函數(shù)的標準積之和表達式。

從真值表找出F為1的對應(yīng)最小項。解:001111011331101551111771然后將這些項邏輯加。F(A,B,C)函數(shù)的最小項表達式是唯一的。10.4邏輯函數(shù)的表示及化簡10.4.2邏輯函數(shù)的化簡方法（SimplificationofLogicFunctions

）代數(shù)法化簡邏輯函數(shù)圖解法化簡邏輯函數(shù)

具有無關(guān)項的邏輯函數(shù)化簡10.4.2邏輯函數(shù)的化簡方法函數(shù)化簡的目的

邏輯電路所用門的數(shù)量少

每個門的輸入端個數(shù)少

邏輯電路構(gòu)成級數(shù)少

邏輯電路保證能可靠地工作降低成本提高電路的工作速度和可靠性與或表達式最簡的標準

與項最少，即表達式中“+”號最少。

每個與項中變量數(shù)最少，即表達式中“”號最少。實現(xiàn)電路的與門少下級或門輸入端個數(shù)少與門的輸入端個數(shù)少10.4.2邏輯函數(shù)的化簡方法方法：并項：利用將兩項并為一項，消去一個變量。吸收：利用A+AB=A消去多余的與項。消元：利用消去多余因子。一、代數(shù)法化簡邏輯函數(shù)配項：先乘以A+A或加上AA，增加必要的乘積項，再用以上方法化簡。代數(shù)法化簡函數(shù)例：化簡邏輯函數(shù)F=AB+AC+AD+ABCDF=A（B+C+D）+ABCD解：=ABCD+ABCD=A（BCD+BCD）=A反演律并項法例：化簡邏輯函數(shù)F=(A+B+C)(B+BC+C)(DC+DE+DE)(C+D)1=(A+B+C)(C+D)=AC+BC+AD+BD+CD=AC+BC+CD二變量K圖AB

mi圖形法化簡函數(shù)卡諾圖（K圖）圖中一小格對應(yīng)真值表中的一行，即一個最小項，又稱真值圖。AABBABBAABABAB1010

m0

m1

m2

m300011011

m0

m1

m2

m3ABC01000111100001111000011110

m0

m1

m2

m3

m4

m5

m6

m7

m0

m1

m2

m3

m4

m5

m6

m7

m12

m13

m14

m15

m8

m9

m10

m11ABCD三變量K圖四變量K圖0001111000011110ABCD（1）n個邏輯變量的函數(shù)，卡諾圖有2n個方格，對應(yīng)2n個最小項。（2）行列兩組變量取值按循環(huán)碼規(guī)律排列，相鄰最小項為邏輯相鄰項。（3）相鄰有鄰接和對稱兩種情況。特點：1.已知函數(shù)為最小項表達式，存在的最小項對應(yīng)的格填1，其余格均填0。2.若已知函數(shù)的真值表，將真值表中使函數(shù)值為1的那些最小項對應(yīng)的方格填1，其余格均填0。3.函數(shù)為一個復(fù)雜的運算式，則先將其變成與或式，再用直接法填寫。用卡諾圖表示邏輯函數(shù)例：某函數(shù)的真值表如圖所示，用卡諾圖表示該邏輯函數(shù)。ABCF00000100100100010111110101111110ABC000111100111110000F=ABC+ABC+ABC+ABC例：用卡諾圖表示該邏輯函數(shù)ABC000111100110000111101111110000圖形法化簡函數(shù)圖形法化簡函數(shù)0001111000011110ABCD四變量K圖

m0

m1

m2

m3

m4

m5

m6

m7

m12

m13

m14

m15

m8

m9

m10

m11

兩個相鄰格圈在一起，結(jié)果消去一個變量。ABD

ADA1

四個相鄰格圈在一起，結(jié)果消去兩個變量。

八個相鄰格圈在一起，