微機(jī)接口基本知識(shí)

微機(jī)接口基本知識(shí)第一頁(yè)，共五十六頁(yè)，2022年，8月28日7.1微機(jī)接口7.1.1接口的概念7.1.2~7.1.3接口的功能和組成7.1.4接口的分類補(bǔ)充：多功能接口芯片823802023/2/72第二頁(yè)，共五十六頁(yè)，2022年，8月28日7.1.1接口的概念接口：CPU與“外界”的連接電路，是CPU與外界進(jìn)行信息交換的中轉(zhuǎn)站。外界：除CPU以外的所有設(shè)備和電路； 如主存儲(chǔ)器、輸入輸出設(shè)備、通信設(shè)備等；連接電路：硬件設(shè)備；設(shè)置接口的原因：CPU與外設(shè)的工作速度不一致；信號(hào)線的功能定義、邏輯定義、時(shí)序關(guān)系等不兼容；減輕CPU的負(fù)擔(dān)，提高CPU的工作效率；有利于CPU和各設(shè)備硬件的獨(dú)立發(fā)展。2023/2/73第三頁(yè)，共五十六頁(yè)，2022年，8月28日接口技術(shù)接口技術(shù)是硬件和軟件的綜合技術(shù)；使CPU與外界達(dá)到最佳連接；實(shí)現(xiàn)CPU與外界的高效、可靠地信息交換；接口技術(shù)的應(yīng)用計(jì)算機(jī)所涉及的所有領(lǐng)域；2023/2/74第四頁(yè)，共五十六頁(yè)，2022年，8月28日7.1.2~7.1.3接口的功能和組成數(shù)據(jù)寄存器狀態(tài)寄存器控制寄存器CPU外設(shè)DBABCBCBDB接口片內(nèi)端口地址譯碼電路數(shù)據(jù)緩沖/鎖存器CB讀/寫中斷控制邏輯其他功能2023/2/75第五頁(yè)，共五十六頁(yè)，2022年，8月28日接口的功能1

——數(shù)據(jù)緩沖功能執(zhí)行作為CPU與外設(shè)之間數(shù)據(jù)中轉(zhuǎn)站；用于CPU與慢速外設(shè)之間，可協(xié)調(diào)二者的速度差異；數(shù)據(jù)中保存在接口的數(shù)據(jù)寄存器中；數(shù)據(jù)緩沖的方式數(shù)據(jù)緩沖器暫存數(shù)據(jù)；完成本次數(shù)據(jù)傳送后，其中數(shù)據(jù)就會(huì)發(fā)生變化；數(shù)據(jù)鎖存器暫存數(shù)據(jù)；在有新的數(shù)據(jù)寫入之前，其中數(shù)據(jù)不會(huì)更改；2023/2/76第六頁(yè)，共五十六頁(yè)，2022年，8月28日接口的功能2

——設(shè)備選擇功能執(zhí)行接口內(nèi)部的數(shù)據(jù)寄、控制、狀態(tài)寄存器都是CPU可訪問(wèn)的；接口外部和內(nèi)部都需要對(duì)CPU當(dāng)前的操作部件進(jìn)行選擇；選擇方式根據(jù)CPU發(fā)出的地址進(jìn)行譯碼，從而確定當(dāng)前操作部件；2023/2/77第七頁(yè)，共五十六頁(yè)，2022年，8月28日接口的功能3

——信號(hào)轉(zhuǎn)換功能作用完成CPU與外設(shè)之間傳送信號(hào)的各類轉(zhuǎn)換；功能類型數(shù)據(jù)寬度轉(zhuǎn)換串行接口中需要的串-并、并-串轉(zhuǎn)換；數(shù)據(jù)格式轉(zhuǎn)換工程接口中常用的數(shù)-模、模-數(shù)轉(zhuǎn)換；時(shí)序或電平轉(zhuǎn)換時(shí)序配合2023/2/78第八頁(yè)，共五十六頁(yè)，2022年，8月28日接口的功能4

——執(zhí)行CPU命令功能執(zhí)行CPU按照控制字格式準(zhǔn)備好控制字；接口初始化時(shí)，由CPU將控制字寫入接口內(nèi)部寄存器；接口工作時(shí)，譯碼控制字，進(jìn)行規(guī)定的操作；控制字（命令字）：一串二進(jìn)制數(shù)據(jù)每一位具有不同的含義，表示CPU對(duì)外設(shè)或接口的控制信息；不同的接口芯片，控制字的數(shù)目和格式也不同；2023/2/79第九頁(yè)，共五十六頁(yè)，2022年，8月28日接口的功能5

——接收外設(shè)狀態(tài)功能執(zhí)行在外設(shè)工作期間，接口接收其工作狀態(tài)信息，形成狀態(tài)字，保存于狀態(tài)寄存器中；狀態(tài)字隨時(shí)根據(jù)外設(shè)狀態(tài)的變化而改變；CPU需要了解外設(shè)工作狀態(tài)時(shí)，從接口中直接讀取該狀態(tài)字；狀態(tài)字：一串二進(jìn)制數(shù)據(jù)每一位具有不同的含義，反映當(dāng)前外設(shè)的某種狀態(tài)；2023/2/710第十頁(yè)，共五十六頁(yè)，2022年，8月28日7.1.4I/O接口分類簡(jiǎn)單接口由SSI或MSI的集成邏輯芯片構(gòu)成；不可編程的接口電路，適用于任務(wù)簡(jiǎn)單的場(chǎng)合?？删幊探涌谟蒐SI的集成接口芯片構(gòu)成；可通過(guò)編程的方式，指定每次接口的使用方式；使用靈活、適應(yīng)面寬、種類繁多；可分為通用接口和專用接口兩類；智能型結(jié)構(gòu)I/O處理器（8089）或單片微機(jī)。2023/2/711第十一頁(yè)，共五十六頁(yè)，2022年，8月28日補(bǔ)充：多功能接口芯片8238082380是專門為32位系統(tǒng)設(shè)計(jì)的超大規(guī)模集成I/O接口芯片；1個(gè)8通道的32位DMAC；1個(gè)由3個(gè)8259A級(jí)聯(lián)形成的20級(jí)中斷控制器；4個(gè)16位的定時(shí)計(jì)數(shù)器；其他控制電路；系統(tǒng)復(fù)位、DRAM刷新控制、內(nèi)部總線仲裁與控制、可編程等待狀態(tài)控制；采用PGA封裝，有132個(gè)引腳。2023/2/712第十二頁(yè)，共五十六頁(yè)，2022年，8月28日80386局部總線總線接口內(nèi)部總線仲裁和控制等待狀態(tài)控制DRAM刷新控制20級(jí)中斷控制器CPU復(fù)位控制32位8通道DMA控制器數(shù)據(jù)總線地址總線控制總線定時(shí)器0定時(shí)器1定時(shí)器2定時(shí)器311多功能接口芯片823802023/2/713第十三頁(yè)，共五十六頁(yè)，2022年，8月28日7.2I/O設(shè)備數(shù)據(jù)傳送方式7.2.1端口尋址方式7.2.2CPU與外設(shè)之間的信息傳送方式2023/2/714第十四頁(yè)，共五十六頁(yè)，2022年，8月28日7.2.1端口尋址方式1、I/O端口的尋址方式補(bǔ)充：端口的概念P453.1.3對(duì)端口的尋址方式P485.輸入輸出指令P2111.IO端口的尋址方式2、I/O端口地址空間及分配3、I/O端口地址譯碼技術(shù)第十五頁(yè)，共五十六頁(yè)，2022年，8月28日1、I/O端口的尋址方式（1）I/O端口的概念接口電路中能被CPU直接訪問(wèn)的寄存器；端口的類型數(shù)據(jù)端口狀態(tài)端口命令端口端口與接口的關(guān)系：

一個(gè)接口電路由若干個(gè)端口及其他控制電路組成。不同接口中端口的數(shù)目不定，但類型只有三種；每個(gè)端口可接收多種格式的同類信息（CPU可讀寫）（CPU只讀）（CPU只寫）2023/2/716第十六頁(yè)，共五十六頁(yè)，2022年，8月28日（2）端口地址的編址方式（1/2）統(tǒng)一編址方式將I/O系統(tǒng)與主存系統(tǒng)作為一個(gè)整體進(jìn)行編址；優(yōu)點(diǎn)：訪問(wèn)I/O端口可使用訪存指令，操作類型多樣，使用靈活；I/O端口有較大的編址空間；缺點(diǎn)：占用主存空間，使實(shí)際主存容量減??；I/O訪問(wèn)的指令字長(zhǎng)較長(zhǎng)，執(zhí)行速度慢。00000HFFFFFH以20位主存地址、16位I/O地址為例主存儲(chǔ)器I/O設(shè)備EFFFFHF0000H2023/2/717第十七頁(yè)，共五十六頁(yè)，2022年，8月28日（2）端口地址的編址方式（2/2）獨(dú)立編址方式將I/O系統(tǒng)與主存系統(tǒng)分別編址；特點(diǎn)：I/O端口地址不占用主存空間；使用專用的I/O指令，指令字長(zhǎng)短，執(zhí)行速度快；00000HFFFFFH主存儲(chǔ)器I/O設(shè)備0000HFFFFH以20位主存地址、16位I/O地址為例2023/2/718第十八頁(yè)，共五十六頁(yè)，2022年，8月28日（3）I/O端口操作指令指令格式輸入指令： INAL/AX,PORT/DX功能：將指定端口中的8/16位數(shù)據(jù)送到累加器AL/AX中；輸出指令： OUTPORT/DX,AL/AX功能：將累加器AL/AX中的數(shù)據(jù)送到指定端口上輸出；指令注意：PORT/DX：根據(jù)地址寬度決定表示方法8位端口地址(0~0FFH)，可直接在指令中出現(xiàn)；16位端口地址(100H~3FFH)，必須由DX在指令中給出。I/O指令在書寫格式上兩操作數(shù)的位數(shù)不一定一致。一個(gè)操作數(shù)為數(shù)據(jù)，另一個(gè)操作數(shù)為地址。2023/2/719第十九頁(yè)，共五十六頁(yè)，2022年，8月28日I/O指令舉例假設(shè)80H、100H均為8位數(shù)據(jù)端口；40H為16位數(shù)據(jù)端口；(DX)=100HCPUAHAL接口INAL,80H;從80H端口中讀取一個(gè)字節(jié)的數(shù)據(jù)送AL40H80H100H101HINAX,DX;從100H和101H兩個(gè)端口中讀取一個(gè)字送AXOUT40H,AX;向40H端口寫一個(gè)字（AX的內(nèi)容）OUTDX,AL;向100H端口寫一個(gè)字節(jié)（AL的內(nèi)容）000000000000000000000000111111111111111100000000111111112023/2/720第二十頁(yè)，共五十六頁(yè)，2022年，8月28日2、I/O端口地址空間及其分配I/O接口硬件分類系統(tǒng)板上的I/O芯片：可編程的大規(guī)模集成電路；I/O擴(kuò)展槽上的接口控制卡：若干集成電路按一定的邏輯功能組成的部件I/O端口的地址分配IBM-PC機(jī)的I/O端口地址范圍為0~3FFH，共1024個(gè)。地址分配：0~1FFH:主板芯片200H~3FFH:擴(kuò)展槽0~0FFH:主板芯片100H~3FFH:擴(kuò)展槽后改為與具體的系統(tǒng)相關(guān)2023/2/721第二十一頁(yè)，共五十六頁(yè)，2022年，8月28日常用接口芯片的地址分配接口芯片可用地址范圍單片使用的實(shí)際地址范圍8237A(DMAC)0000~001FH0000~000FH8259A(中斷控制器)0020~003FH0020~0021H8253A

(定時(shí)計(jì)數(shù)器)0040~005FH0040~0043H8255A

(并行接口芯片)0060~007FH0060~0063H2023/2/722第二十二頁(yè)，共五十六頁(yè)，2022年，8月28日3、I/O端口地址譯碼技術(shù)（1）端口地址譯碼的概念（2）譯碼電路的分析與設(shè)計(jì)2023/2/723第二十三頁(yè)，共五十六頁(yè)，2022年，8月28日（1）端口地址譯碼的概念I(lǐng)/O端口地址譯碼電路的作用將CPU發(fā)出的地址信號(hào)轉(zhuǎn)換成對(duì)應(yīng)端口的選通信號(hào)；I/O端口地址譯碼電路的外部信號(hào)輸入信號(hào)地址信號(hào)A0~A9讀寫控制信號(hào)IOR#,IOW#DMA地址允許信號(hào)AEN輸出信號(hào)芯片或端口的選通信號(hào)，低電平有效。1——非CPU訪問(wèn)IO系統(tǒng)0——是CPU訪問(wèn)IO系統(tǒng)2023/2/724第二十四頁(yè)，共五十六頁(yè)，2022年，8月28日片間譯碼，即接口尋址，產(chǎn)生某接口芯片的有效片選信號(hào)。譯碼器正常工作的任何時(shí)刻，只有一根輸出信號(hào)有效，表示當(dāng)前CPU對(duì)該接口操作。片內(nèi)譯碼，即端口尋址，選擇當(dāng)前操作的具體端口。I/O地址譯碼方法2023/2/725第二十五頁(yè)，共五十六頁(yè)，2022年，8月28日（2）譯碼電路的分析與設(shè)計(jì)由門電路構(gòu)成的固定式單端口地址譯碼電路；由譯碼器構(gòu)成的固定式多端口地址譯碼電路；由地址開(kāi)關(guān)和比較器構(gòu)成的可選式多端口地址譯碼電路；2023/2/726第二十六頁(yè)，共五十六頁(yè)，2022年，8月28日a）固定式單端口地址譯碼電路基本元器件采用門電路，常用類型：四輸入與非門74LS20八輸入與非門74LS30二輸入或門74LS32非門74LS04譯碼電路設(shè)計(jì)思想：分析輸入/輸出信號(hào)的類型，采用門電路組合；注意，譯碼電路的讀寫特性。2023/2/727第二十七頁(yè)，共五十六頁(yè)，2022年，8月28日例1.設(shè)計(jì)I/O端口地址為2F8H的只讀譯碼電路。輸入/輸出信號(hào)輸入信號(hào)：10位地址（2F8H）和IOR#、AEN輸出信號(hào)：Y#（2F8H端口的選通信號(hào)，低電平有效）譯碼電路設(shè)計(jì)思想：兩個(gè)與非門才可以考慮全部輸入信號(hào)；與非門的輸入為全1才可以唯一確定某地址，輸出為0；兩個(gè)與非門的輸出通過(guò)或門得到有效的端口選擇信號(hào)。2023/2/728第二十八頁(yè)，共五十六頁(yè)，2022年，8月28日A9A8A7A6A5A4A3A2A1A0AENIOR#74LS3074LS2074LS32101111100000Y#0002F8H的只讀譯碼電路2F0H02023/2/729第二十九頁(yè)，共五十六頁(yè)，2022年，8月28日閱讀下圖，

分析IO端口地址當(dāng)且僅當(dāng)A9~A2=10111100時(shí)，與非門的輸出為0；否則與非門輸出均為1.A1~A0為片內(nèi)譯碼的地址讀寫控制10111110011010該接口電路內(nèi)部共4個(gè)端口2023/2/730第三十頁(yè)，共五十六頁(yè)，2022年，8月28日b）固定式多端口地址譯碼電路采用譯碼器設(shè)計(jì)譯碼電路；常用譯碼器簡(jiǎn)介：3-8譯碼器74LS138（外部特性圖、內(nèi)部結(jié)構(gòu)圖、邏輯功能表）4-16譯碼器74LS154（外部特性圖、內(nèi)部結(jié)構(gòu)圖、邏輯功能表）雙2-4譯碼器74LS139（外部特性圖、內(nèi)部結(jié)構(gòu)圖、邏輯功能表）雙2-4譯碼器74LS155（外部特性圖、內(nèi)部結(jié)構(gòu)圖、邏輯功能表）譯碼器譯碼的特點(diǎn)：一般對(duì)多個(gè)連續(xù)的地址或地址段進(jìn)行譯碼。譯碼器的多個(gè)輸出分別對(duì)應(yīng)于不同端口或接口的選通信號(hào)。2023/2/731第三十一頁(yè)，共五十六頁(yè)，2022年，8月28日74LS138譯碼器外部特性圖地址輸入引腳輸入信號(hào)A、B、C:

將所要譯碼的三位地址信號(hào)引入譯碼器。輸出信號(hào)Y0#~Y7#:譯碼之后的選通信號(hào)，可選擇8個(gè)端口或接口使能信號(hào)G1、G2A#、G2B#:

當(dāng)且僅當(dāng)G1＝1、G2A#＝0、G2B#＝0時(shí)，譯碼器正常工作。使能控制引腳選通信號(hào)輸出引腳2023/2/732第三十二頁(yè)，共五十六頁(yè)，2022年，8月28日74LS138譯碼器內(nèi)部結(jié)構(gòu)圖2023/2/733第三十三頁(yè)，共五十六頁(yè)，2022年，8月28日74LS138譯碼器邏輯功能表2023/2/734第三十四頁(yè)，共五十六頁(yè)，2022年，8月28日74LS154譯碼器外部特性圖使能信號(hào)輸入信號(hào)2023/2/735第三十五頁(yè)，共五十六頁(yè)，2022年，8月28日74LS154譯碼器內(nèi)部結(jié)構(gòu)圖2023/2/736第三十六頁(yè)，共五十六頁(yè)，2022年，8月28日74LS154譯碼器邏輯功能表2023/2/737第三十七頁(yè)，共五十六頁(yè)，2022年，8月28日74LS139譯碼器的外部特性圖2023/2/738第三十八頁(yè)，共五十六頁(yè)，2022年，8月28日74LS139譯碼器的內(nèi)部結(jié)構(gòu)圖2023/2/739第三十九頁(yè)，共五十六頁(yè)，2022年，8月28日74LS139譯碼器的邏輯功能表2023/2/740第四十頁(yè)，共五十六頁(yè)，2022年，8月28日A2A2分析IO端口地址當(dāng)且僅當(dāng)A9~A6=1010時(shí)，與非門輸出為0；則使譯碼器74LS138的G2B#=0Y0#接接口芯片的片選，則輸入的地址A5~A3=000時(shí)，該接口電路被選中。A2~A0作為片內(nèi)端口選擇的地址信號(hào)，表示該接口電路中共有8個(gè)端口。1011010011012023/2/741第四十一頁(yè)，共五十六頁(yè)，2022年，8月28日例2.使用譯碼器設(shè)計(jì)一個(gè)系統(tǒng)板上接口芯片的I/O端口地址譯碼電路，并且讓每個(gè)接口芯片內(nèi)部的端口數(shù)目為32個(gè)。

輸入信號(hào)：端口地址A9~A0、AEN、及IOR#、IOW#地址信號(hào)的分配：系統(tǒng)板上I/O端口地址范圍為000~0FFH，則譯碼地址為A7~A0；每個(gè)接口芯片內(nèi)部的端口數(shù)目為32個(gè)，則片內(nèi)譯碼地址為A4~A0;故，片間譯碼的地址為A7~A5，可以使用3-8譯碼器；74LS138的外部信號(hào)：地址輸入信號(hào)：A、B、C（A7~A5）；使能輸入信號(hào)：G1、G2A#、G2B#（AEN、A8、A9）片選輸出信號(hào)：各接口芯片的選通信號(hào)2023/2/742第四十二頁(yè)，共五十六頁(yè)，2022年，8月28日固定式多端口地址譯碼電路ABCG1G2A#G2B#74LS138Y0#Y1#Y2#Y3#Y4#Y5#Y6#Y7#A5

A6A7AENA8A90000000111111100000即000～01FH接DMAC的片選端00001即020～03FH接中斷控制器的片選端00010即040～05FH接定時(shí)/計(jì)數(shù)器的片選端100IOW#74LS32DMA頁(yè)面寄存器的片選寫信號(hào)(80H～9FH)74LS32NMI屏蔽寄存器的片選寫信號(hào)該電路的譯碼地址范圍是0～0FFH若該電路的譯碼地址范圍改為100~1FFH，該如何設(shè)置？2023/2/743第四十三頁(yè)，共五十六頁(yè)，2022年，8月28日c）利用地址開(kāi)關(guān)、譯碼器、比較器設(shè)計(jì)可選式譯碼電路譯碼電路設(shè)計(jì)結(jié)構(gòu)固定譯碼部分：使用譯碼器做固定式多端口譯碼；可選譯碼部分：使用地址開(kāi)關(guān)和比較器選擇地址范圍；比較器比較的對(duì)象地址開(kāi)關(guān)的狀態(tài)、地址總線上的信號(hào)；比較器比較的結(jié)果采用A=B的輸出結(jié)果，作為固定譯碼部分的選通；2023/2/744第四十四頁(yè)，共五十六頁(yè)，2022年，8月28日Vcc開(kāi)關(guān)閉合：低電平（0）開(kāi)關(guān)斷開(kāi)：高電平（1）DIP地址開(kāi)關(guān)2023/2/745第四十五頁(yè)，共五十六頁(yè)，2022年，8月28日比較器74LS85外部特性圖級(jí)聯(lián)輸入（用于>4位的數(shù)據(jù)比較，接低位的比較輸出端）比較輸出比較數(shù)據(jù)輸入（2個(gè)4位數(shù)據(jù)）2023/2/746第四十六頁(yè)，共五十六頁(yè)，2022年，8月28日比較器74LS85邏輯功能表2023/2/747第四十七頁(yè)，共五十六頁(yè)，2022年，8月28日例3.設(shè)計(jì)擴(kuò)展板上的I/O端口地址譯碼電路，要求擴(kuò)展板上每個(gè)接口芯片的內(nèi)部端口數(shù)目為32個(gè)，且端口地址可選。擴(kuò)展板上的I/O端口地址范圍為100H~3FFH

即0100000000~0111111111

1000000000~1011111111

1100000000~1111111111地址分析A9A8狀態(tài)為00時(shí)，譯碼器不工作；接口內(nèi)部32個(gè)端口，則A4A3A2A1A0為片內(nèi)譯碼地址；譯碼電路設(shè)計(jì)可選譯碼部分：若采用74LS85，則可選地址為A9A8；固定部分：其余的地址A7A6A5采用固定式譯碼。2023/2/748第四十八頁(yè)，共五十六頁(yè)，2022年，8月28日擴(kuò)展板上的可選式端口地址譯碼電路A0A1A2A3B0B1B2B3A=BA=BA<BA>BVccA8A9S0S1ABCG2A#G2B#G1A5

A6A7AENY0#Y1#…………Y6#Y7#74LS13874LS85DIP≥1A8A9…………010110001譯碼地址范圍：220H~23FH若S0S1均斷開(kāi)，則Y4#所譯碼的地址范圍是多少？2023/2/749第四十九頁(yè)，共五十六頁(yè)，2022年，8月28日分析IO端口地址當(dāng)且僅當(dāng)A9~A2的信號(hào)與開(kāi)關(guān)狀態(tài)相同時(shí)，比較器74LS688輸出有效的低電平；經(jīng)過(guò)或門，可選通接口電路。若圖中接口電路的地址范圍是330H~333H，則開(kāi)關(guān)K7~K0分別應(yīng)為什么狀態(tài)？2023/2/750第五十頁(yè)，共五十六頁(yè)，2022年，8月28日7.2.2CPU與外設(shè)之間的信息傳送方式1、無(wú)條件傳送方式2、程序查詢傳送方式3、中斷傳送方式4、DMA傳送方式2023/2/751第五十一頁(yè)，共五十六頁(yè)，2022年，8月28日1、無(wú)條件傳送方式工作過(guò)程CPU需要傳送數(shù)據(jù)時(shí)，直接將數(shù)據(jù)送至指定外設(shè)；接口要求接口