第六章 模擬集成電路設計-2

集成運算放大器基本概念高增益的直流放大器萬能的集成電路模擬運算、信號處理、采樣保持電路、D/A和A/D等電路中主要參數(shù)P178集成運放結(jié)構(gòu)框圖輸入差分級單端化電路中間放大器射級跟隨器輸出級及其保護電平位移級偏置電路（恒流源）UEE+UCC

u+uo

u–反相輸入端同相輸入端T3T4T5T1T2IS原理框圖：輸入級中間級輸出級與uo反相與uo同相對輸入級的要求：盡量減小零點漂移,盡量提高KCMRR

,

輸入阻抗ri盡可能大，雙端轉(zhuǎn)單端。對中間級的要求：足夠大的電壓放大倍數(shù)。對輸出級的要求：主要提高帶負載能力，給出足夠的輸出電流io

。即輸出阻抗ro小。集成運放的結(jié)構(gòu)（1）采用四級以上的多級放大器，輸入級和第二級一般采用差動放大器。（2）輸入級常采用復合三極管或場效應管，以減小輸入電流，增加輸入電阻。（3）輸出級采用互補對稱式射極跟隨器，以進行功率放大，提高帶負載的能力。集成運算放大器雙極型運算放大器（μA741）電路組成24個三極管（其中9個pnp管）10個電阻一個MOS電容輸入級中間放大級射極跟隨器輸出級偏置電路方框圖注意每個管子的應用偏置電路差分輸入級中間增益級輸出級A輸入級電路特點T1、T2、T3、T4管組成了共集共基接法的復合差分輸入級T5、T6、T7管組成精密輸出恒流源作用①采用復合PNP管：輸入阻抗高、輸入失調(diào)溫漂小、高電壓增益、抗干擾能力強②T3、T4：PNP管，共基極，完成電位平移作用③有源負載：雙端→單端輸出，電阻比例恒流源T7管的作用？R1=R3，其負反饋作用，減少T5、T6管的BE結(jié)電壓變化引起的電流誤差單端輸出接射隨器T16，大為減小了IB16對TC6的影響外接可調(diào)電阻、調(diào)解平衡中放級T16管：射隨器，起緩沖、電流放大作用T17管：共射放大器，（T13B、T12）有源負載?？色@得高電壓增益T23B緩沖射隨器。T23A保護T16管

兩級電壓放大（差分、中放）輸出級T14、T20組成互補射隨器，作推挽輸出T18、T19、T10提供偏置來克服“交越失真”T15、R6；T21、R7以及T24、T22組成輸出過流保護電路偏置電路其參考電流由T11、T12、R5確定，IR=IC11=IC12。T10、T11、R4組成微電流恒流源（Widlar）T8、T9，T12、T13A.B為基本恒流源穩(wěn)定工作電的作用：（IC1、IC2）↑、（IC8、IC9）↑由于IC10是恒定的。IC10=IC9+（IB3+IB4）IC9↑導致了（IB3、IB4）↓→（IC1、IC2）↓從而抑制了（IC1、IC2）上升趨勢MOS運算放大器理想的運放：高電壓增益、高輸入阻抗、低輸出阻抗性能上降低：速度、輸出擺幅和功耗性能參數(shù)增益：運放的開環(huán)增益確定了使用運放的反饋系統(tǒng)的精度小信號帶寬：工作頻率增加→開環(huán)增益下降大信號帶寬輸出擺幅：輸出大的擺幅是當今主要課題，但受到速度影響線性噪聲與失調(diào)：影響輸出擺幅電源抑制電路圖CMOS運放電路原理以用于音頻編碼器的CMOS運放來說明，設計標準增益輸入失調(diào)電壓VIO建立時間電源電壓精度大于60dB20mV1.5微秒±7.5伏1％電路組成（圖6-71）①T1、T2管組成差分輸入對②T3、T4管組成基本恒流源③T7管提供偏置電流④T5管為共源反向放大器，T9為其負載⑤T10、T11管組成偏置電路⑥T5管作為輸出⑦密勒電容：頻率補償作用。與T6管組成緩沖級，T8管為T6管提供恒流偏置三個NMOS、其余都是PMOS。電路設計從相關(guān)工作電計算出W/L。根據(jù)MOS管的輸出電阻要求來確定L設計CMOS運放先計算①點直流工作電壓輸出正幅值為5伏，工作電壓：7.5伏，根據(jù)飽和極限得V1=4伏ID10=ID11得，兩個管子的寬長比。根據(jù)恒流源：4：4：8：1輸出負幅值為-5伏，ID9=ID5，得兩管的長寬比T1、T2管的尺寸應適當設計大些T3、T4管的尺寸應適當設計小些集成數(shù)-模和模-數(shù)轉(zhuǎn)換器D-A和A-D轉(zhuǎn)換器的基本概念A-D轉(zhuǎn)換器的功能就是能將連續(xù)變化的模擬兩轉(zhuǎn)變成相應的多位數(shù)字量（連續(xù)→離散）D-A轉(zhuǎn)換器的功能就是能將一組具有一定位數(shù)的數(shù)碼代碼轉(zhuǎn)換為唯一對應的模擬量（離散→連續(xù)）濾波器A/D轉(zhuǎn)換器DSP系統(tǒng)D/A轉(zhuǎn)換器集成A-D和D-A轉(zhuǎn)換器的類別組建型選用某一種單一功能的集成電路運算放大器、邏輯電路、集成電壓比較器等混合型單片型1971年誕生了第一塊單片高位集成化D-A轉(zhuǎn)換器全雙極型BiCMOS相容型轉(zhuǎn)換時間大小為標志按精度劃分A-D和D-A轉(zhuǎn)換器的主要參數(shù)分辨率：轉(zhuǎn)換器能夠分辨最小的量化信號的能力，LSB精度：實際轉(zhuǎn)換器的模擬量（A-D轉(zhuǎn)換器的輸入或D-A轉(zhuǎn)換器的輸出）與理想轉(zhuǎn)換器的模擬量之間的差值線性度：轉(zhuǎn)化器實際傳輸特性曲線與它的平均傳輸特性曲線之間的最大偏差溫度靈敏度轉(zhuǎn)換器的工作速度：建立時間D-A轉(zhuǎn)換器集成D-A轉(zhuǎn)換器譯碼器件：接收的是數(shù)字編碼信號，而以電流或電壓形式提供模擬信號輸出輸入信號：一組由0和1組成的數(shù)字碼D輸出信號：模擬量A組成部分產(chǎn)生基準電壓的基準電壓源設置二進位系數(shù)的開關(guān)電阻性電流定標電路輸出電流求和放大器（將電流輸出變成電壓輸出）D-A轉(zhuǎn)換器的基本類型電流定標電路（雙極型）利用二進制加權(quán)電阻網(wǎng)絡問題：電阻（在8位分辨率的電路中電阻網(wǎng)絡需要從R變化至128R，精度和大小都是工藝難點）采用R-2R梯形網(wǎng)絡電壓定標電路（MOS）根據(jù)電位缺點：元件太多電荷定標電路（MOS）利用加到電容矩陣上的總電荷來定標電路圖AD7520梯形電阻網(wǎng)絡實現(xiàn)電流標定電路由CMOS反相器、傳輸門實現(xiàn)權(quán)位開關(guān)單元注意P3管的作用？寄生電阻帶來的影響，解決方法集成A-D轉(zhuǎn)換器編碼器：將人意的模擬量如電壓或電流等，按規(guī)定的位數(shù)轉(zhuǎn)換成數(shù)字代碼輸出可以使串行的，也可以是并行的組成部件輸入多路選擇器采樣與保持電路A/D轉(zhuǎn)換器輸出選通器狀態(tài)控制器分類在變換周期中對定時電容器充電或放電的積分型A/D轉(zhuǎn)換器在反饋回路中采用二進制計數(shù)器和D/A轉(zhuǎn)換器的數(shù)字-斜坡或伺服型A/D轉(zhuǎn)換器利用逐次試探誤差產(chǎn)生數(shù)字輸出的逐次逼近式A/D轉(zhuǎn)換器在一個單一的步驟內(nèi)，完成所有各位變換的并行比較器型或“一次完成”A/D變換器逐次比較式A-D轉(zhuǎn)換器以D-A轉(zhuǎn)換器的輸出電壓VA與輸入模擬電壓Vi進行比較，利用時序脈沖發(fā)生電路和存儲電路，使輸入到D-A轉(zhuǎn)換器的數(shù)字電壓一開始就有最高位輸出，然后從最高位至最低位逐次輸出，經(jīng)其中的D-A轉(zhuǎn)換器轉(zhuǎn)換成模擬電壓VA，與Vi進行比較電路組成：環(huán)形移位寄存器、數(shù)碼寄存器、D-A轉(zhuǎn)換器、電壓比較器、并行碼輸出器及CP時鐘等部分組成圖6-88并行比較型A-D轉(zhuǎn)換器用一組比較器把基準階躍電壓Vref和模擬輸入電壓Vi進行比較，通過編碼器得到數(shù)字輸出缺點：元件數(shù)目多，例如8位A-D轉(zhuǎn)換器就需要255個電壓比較器和256個精密電阻圖6-89模擬集成電路版圖設計器件的電學性能特點工作電壓高電流增益大要求晶體管有較好的頻率特性對稱性輸出管有一定的電流容量及小的飽和壓降橫向pnp管，要求有小的bc結(jié)電容，高的特征頻率值工藝技術(shù)的特點外延層材料外延層電阻率：提高外延層電阻率有利于增加橫向pnp管和縱向npn管的電流增益值，但會使擊穿電壓降低淡硼擴散濃度和結(jié)深發(fā)射區(qū)擴散濃度和結(jié)深隱埋工藝的選擇不摻金的工藝隔離性能隔離區(qū)劃分可放在同一個隔離區(qū)的條件Npn管的集電極電位相等Pnp管的基極電位相等Npn管的集電極電位與pnp管的基極電位相等電阻原則上可以都放在同一個隔離區(qū)中，按電阻值、最高電位的不同進行分區(qū)隔離對壓降小的電阻可以單獨隔離Npn管的集電極電位和pnp管的基極電位高于電阻兩端的電位時，可以把管子和電阻放在同一個隔離區(qū)內(nèi)例子中可以看到這些規(guī)則的應用元件的設計晶體管的橫向尺寸的選擇（光刻的最小尺寸、發(fā)射極電流容量綜合考慮）橫向pnp管的縱向尺寸（基區(qū)寬度）縱向pnp管的結(jié)構(gòu)電阻器的設計μA741運算放大器的版圖設計隔離區(qū)的劃分最小尺寸的晶體管有源器件版圖設計識別無源器件版圖設計識別布局與布線劃分隔離區(qū)電路中共有35個元件T1、T2、T8、T9管T12、T13管T3、T4管T18、T19管和R10R5、T7管T11管、R1、R2、R3、R4、R8、R9T14管、R6、R7其余晶體管各占一個隔離區(qū)電容獨占一個隔離區(qū)元件的圖形尺寸以最小尺寸畫出的晶體管圖7-3所示MOS模擬集成電路版圖按照寬長比計算結(jié)構(gòu)設計Place&RouteDRCLVS例子輸入輸出接地輸出MOS電容兩個橫向PNP管縱向向PNP管取樣電阻保護電路基準電壓源熱保護電路調(diào)整管穩(wěn)壓電源電路啟動電路和熱保護電路基準電壓源和誤差放大器取樣電阻過流和安全工作區(qū)保護電路專用集成電路

（ASIC）ApplicationSpecificIntegratedCircuitIC的分類通用ICASICHDLVHDLVerilogEDA_toolsModelsim、ISE、MAXIICadence、Synplify、SynopsysVLSI的設計方法VLSI設計方法學旨在人工干預設計與CAD工具之間的交互過程中取得盡可能高的設計效率。一、VLSI設計的一般形式層次式設計是VLSI設計中最廣泛使用的方法，它可以簡化VLSI設計的復雜性。層次式設計方法分為自頂向下和自底向上兩種方法。層次化設計分為三個域：行為域、結(jié)構(gòu)域和幾何域。二、IC層次式設計方法(自頂向下的設計方法例子)系統(tǒng)級、功能級、寄存器傳輸級、門級、電路級、版圖級（物理級）。計算機描述語言：對于不同的設計層次，都需要用計算機來進行輔助設計。因此，需要有一套計算機能處理的語言來描述設計結(jié)果和設計要求。HDL(HardwareDesc