計算機組成原理習題課講義

習題二計算題設由S,E,M三個域組成的一個32位二進制字所表示的非規(guī)則化數(shù)x,其表示為x=(-1)S×(1.M)×2E-128

問：它所能表示的規(guī)格化的最大正數(shù)，最小正數(shù)，最大負數(shù)，最小負數(shù)是多少？ 解：(1)最大正數(shù)01111111111111111111111111111111 X=[1+(1-2-23)]×2127 (2)最小正數(shù)00000000000000000000000000000000 X=1.0×2-128 (3)最大負數(shù)10000000000000000000000000000000 X=-1.0×2-128 (4)最小負數(shù)11111111111111111111111111111111 X==-[1+(1-2-23)]×2127計算題設x=+15,y=-13,用帶求補器的原碼陣列乘法器求乘積x×y=?并用十進制數(shù)乘法進行驗證。 解：設最高位為符號位，輸入數(shù)據(jù)為[x]原

=01111[y]原

=11101

因符號位單獨考慮，尾數(shù)算前求補器輸出值為：|x|=1111,|y|=1101

乘積符號位運算：x0⊕y0=0⊕1=1

尾數(shù)部分運算：1111 ×1101 ------------------1111000011111111------------------11000011

經(jīng)算后求補器輸出，加上乘積符號位，得原碼乘積值[x×y]原

=111000011換算成二進制真值x×y=(-11000011)2=(-195)10

十進制數(shù)乘法驗證：x×y=15×(-13)=-195計算題已知x＝0.10011101,y＝0.1110，用不恢復余數(shù)陣列除法器求x／y＝？解：[-y]補=1.0010

被除數(shù) 0.10011101

減y 1.0010

-------------------------------------------------------------------

余數(shù)為負 1.10111101<0=>Q0=0

左移 1.0111101

加y 0.1110

---------------------------------------------------------------------

余數(shù)為正 0.0101101>0=>Q1=1

左移 0.101101

減y 1.0010

-------------------------------------------------------------------------

余數(shù)為負 1.110101<0=>Q2=0

左移 1.10101

加y 0.1110

-------------------------------------------------------------------------

余數(shù)為正 0.10001>0=>Q3=1

左移 1.0001

減y 1.0010

-------------------------------------------------------------------------

余數(shù)為正 0.0011>0=>Q4=1

故得商Q=Q0.Q1Q2Q3Q4=0.1011

余數(shù)R=0.00000011計算題設有浮點數(shù)x=2-5×0.0110011,y=23×(-0.1110010),階碼用４位移碼表示，尾數(shù)（含符號位）用８位補碼表示。求［x×y］浮。要求直接用補碼完成尾數(shù)乘法運算，運算結(jié)果尾數(shù)仍保留８位（含符號位），并用尾數(shù)之后的４位值處理舍入操作。

計算題解：移碼采用雙符號位，尾數(shù)補碼采用單符號位，則有

[Mx]補=0.0110011,[My]補=1.0001110,[Ey]移=01011,[Ey]補=00011, [Ex]移=00011,(1)求階碼和

[Ex+Ey]移=[Ex]移+[Ey]補=00011+00011=00110,值為移碼形式-2(2）尾數(shù)乘法運算可直接采用補碼陣列乘法器實現(xiàn)，即有

[Mx]補×[My]補=[0.0110011]補×[1.0001110]補

=[1.0011001,10010010]補（3）規(guī)格化處理乘積的尾數(shù)符號位與最高數(shù)值位符號相反，已是規(guī)格化的數(shù)，不需要左規(guī)，階碼仍為00110。

(4）舍入處理 尾數(shù)為負數(shù)，且是雙倍字長的乘積，按舍入規(guī)則，尾數(shù)低位部分的前4位為1001，應作“入”，故尾數(shù)為1.0011010。 最終相乘結(jié)果為[x×y]浮=00110,1.0011010;

其真值為x×y=2-2×(-0.1100110)計算題設有兩個浮點數(shù)N1=2j1×S1,N2=2j2×S2,其中階碼2位,階符1位,尾數(shù)4位,數(shù)符1位.

設j1=(-10)2S1=(+0.1001)2

j2=(+10)2,S2=(+0.1011),求N1×N2,寫出運算步驟及結(jié)果,積的尾數(shù)占4位,要規(guī)格化結(jié)果.根據(jù)原碼陣列乘法器的計算步驟求尾數(shù)之積。

解: [j1]移=0010 [j2]補=0010計算題解（1)浮點乘法規(guī)則：N1×N2=(2j1×S1)×(2j2×S2)=2(j1+j2)×(S1×S2)(2)階碼求和[j1+j2]移=[j1]移+[j2]補=0010=0100,值為移碼形式0(3)尾數(shù)相乘 積的符號位=0⊕0=0 符號位單獨處理 0.1001 × 0.1011____________________ 01001010010000001001——————————0.01100011故N1×N2=20×0.01100011(4)尾數(shù)規(guī)格化，舍入（尾數(shù)4位）故N1×N2=(+0.01100011)2=(+0.1100)2×2(-01)2計算題有浮點數(shù)x=2-5×0.0110110,y=23×(-0.1110010),階碼用４位移碼表示，尾數(shù)（含符號位）用８位原碼表示，求（x×y）浮，要求尾數(shù)用原碼陣列乘法器實現(xiàn)。解：

移碼采用雙符號位，尾數(shù)原碼采用單符號位，則有

Mx=0.0110110,My=1.1110010, [Ex]移=00011,[Ey]移=11011,[Ey]補=00011 [x]浮=00011,0.0110110,[y]浮=11011,1.1110010(1) 求階碼和[Ex+Ey]移=[Ex]移+[Ey]補=00011+00011=00110,值為移碼形式-2

計算題

(2)尾數(shù)乘法運算

0110110 × 1110010 0000000 0110110 0000000 0000000 0110110 0110110 0110110 1100000001100

符號位為x0⊕y0=0⊕1=1

∴[x×y]浮=00110,1.1100000001100計算題設有兩個十進制數(shù)：x=-0.875×21,y=0.625×22, (1)將x,y的尾數(shù)轉(zhuǎn)換為二進制補碼形式

(2)設階碼2位，階符1位，數(shù)符1位，尾數(shù)3位，通過補碼運算規(guī)則求出z=x–y的二進制浮點規(guī)格化結(jié)果。解：1.設S1為x的尾數(shù)，S2為y的尾數(shù)，則

S1=(-0.875)10=(-0.111)2 [S1]補

=1.001 S2=(0.625)10=(+0.101)2 [S2]補

=0.101 2.求z=x–y的二進制浮點規(guī)格化結(jié)果。 對階： 設x的階碼為jx,y的階碼為jy,jx=(+01)2,jy=(+10)2, jx–jy=(01)2

–(10)2=(-01)2,小階的尾數(shù)S1右移一位

S1=(-0.0111)2,jx階碼加１，則jx=(10)2=jy,經(jīng)舍入后，

S1=(-0,100)2,對階完畢。

x=2jx×S1=2(10)2×(-0.100) y=2jy×S2=2(10)2×(+0.101)計算題

尾數(shù)相減

[S1]補

=11.100+[-S2]補

=11.011-----------------------[S1-S2]補

=10.111

尾數(shù)求和絕對值大于1,尾數(shù)右移一位，最低有效位舍掉，階碼加１（右規(guī)），則[S1-S2]補

=11.011(規(guī)格化數(shù))，jx=jy=11

規(guī)格化結(jié)果011.1011證明題已知[x]補=x0.x1x2…xn

求證[1-x]補

=x0.x1x2…xn+2-n

證明：

[1-x]補=[1]補

+[-x]補

=1+x0.x1x2…xn+2-n =x0.x1x2…xn+2-n證明題設[x]補

=x0.x1x2…xn,[y]補

=y0.y1y2…yn,

證明：[x×y]補

=[x]補×(-y0+y1×2-1+y2×2-2+……+yn×2-n)。證明: (1)當被乘數(shù)x的符號任意，用補碼表示，乘數(shù)y為正。設

[x]補=x0.x1x2……xn [y]補=0.y1y2……yn

因為[x]補=2n+1+x(mod2) [y]補=y

所以[x]補×[y]補=(2n+1+x)×y=2n+1y+x×y=2(y1y2……yn)+x×y

因為(y1y2……yn)是大于0的正整數(shù)，根據(jù)模運算的性質(zhì)有：

2(y1y2……yn)=2(mod2)

所以[x]補×[y]補=2+x×y=[x×y]補(mod2)

即[x×y]補=[x]補×[y]補

=[x]補×（0.y1y2……yn）=[x]補×y(1)證明題(2)當被乘數(shù)x符號任意，乘數(shù)y為負，都以補碼表示。

[x]補

=x0.x1x2……xn [y]補

=y0.y1y2……yn=1.y1y2……yn=2+y(mod)2 y=[y]補

–2=1.y1y2……yn–2=0.y1y2……yn–1

所以xy=x(0.y1y2……yn–1)=x(0.y1y2……yn)–x [x×y]補

=[x(0.y1y2……yn)]補+[-x]補 因為(0.y1y2……yn)>0,根據(jù)式(1)[x(0.y1y2……yn)]補

=[x]補×[y]補

=[x]補×(0.y1y2……yn)

即[x×y]補

=[x]補×(0.y1y2……yn)+[-x]補

(2)

(3)被乘數(shù)x與乘數(shù)y的符號任意，以補碼表示。只要將式（1）與式（2）綜合起來便得到補碼乘法的統(tǒng)一算式如下：

[x×y]補

=[x]補（0.y1y2……yn）-[x]補×y0=[x]補×[0.y1y2……yn–y0]=[x]補×[-y0+y1×2-1+y2×2-2+……+yn×2-n]=[x]補.y習題三分析題用定量分析方法證明模塊交叉存儲器帶寬大于順序存儲器帶寬。解：假設（1）存儲器模塊字長等于數(shù)據(jù)總線寬度（2）模塊存取一個字的存儲周期等于T（3）總線傳送周期為г（4）交叉存儲器的交叉模塊數(shù)為m.

交叉存儲器為了實現(xiàn)流水線方式存儲，即每經(jīng)過τ時間延遲后啟動下一?？?，應滿足T=mτ (1)

交叉存儲器要求其?？鞌?shù)≥m,以保證啟動某?？旌蠼?jīng)過mτ時間后再次啟動該?？鞎r，它的上次存取操作已經(jīng)完成。這樣連續(xù)讀取m個字所需要時間為t1=T+(m–1)τ=mτ+mτ–τ=(2m–1)τ (2)

故存儲器帶寬為W1=1/t1=1/(2m-1)τ (3)

而順序方式存儲器連續(xù)讀取m個字所需時間為

t2=mT=m2×τ (4)

存儲器帶寬為W2=1/t2=1/(m2×τ) (5)

比較(3)和(5)式可知，交叉存儲器帶寬W1>順序存儲器帶寬W2計算題設存儲器容量為32字，字長64位，模塊數(shù)m=4,分別用順序方式和交叉方式進行組織.若存儲周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期τ=50ns,問：順序存儲器和交叉存儲器帶寬各是多少？ 解: 順序存儲器和交叉存儲器連續(xù)讀出m=4個字的信息總量都是

q=64位×4=256位順序存儲器和交叉存儲器連續(xù)讀出4個字所需的時間分別是

t2=mT=4×200ns=800ns=8×10-7(S)t1=T+(m–1)t=200ns+3×50ns=350ns=3.5×10-7(S)

順序存儲器帶寬W2=q/t2=256/(8×10-7)=32×107(位/S)

交叉存儲器帶寬W1=q/t1=256/(3.5×10-7)=73×107(位/S)計算題設存儲器容量為512K字，字長32位，模塊數(shù)M=8，分別用順序方式和交叉方式進行組織。存儲周期T=200ns，數(shù)據(jù)總線寬度為32位，總線傳送周期τ=50ns。問順序存儲器和交叉存儲器帶寬各是多少？

解：順序存儲器和交叉存儲器連續(xù)讀出m=8個字的信息總量都是：

q=32位×8=256位順序存儲器和交叉存儲器連續(xù)讀出8個字所需的時間分別是：

t2=mT=8×200ns=1600ns=16×10-7(s)t1=T+(m-1)t=200+7×50ns=550ns=5.5×10-7(s)

順序存儲器和交叉存儲器的帶寬分別是：

W2=q/t2=256÷(1.6×10-7)=16×107(位/s)W1=q/t1=256÷(5.5×10-7)=46.5×107(位/s)計算題CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns,主存存取周期為250ns.

求：（1）cache/主存系統(tǒng)的效率。（2）平均訪問時間。

解：（１）命中率H=Nc/(Nc+Nm)=1900/(1900+100)=0.95

主存慢于cache的倍率r=tm/tc=250ns/50ns=5

訪問效率e=1/[r+(1-r)H]=1/[5+(1-5)]×0.95=83.3%

（２）平均訪問時間ta=tc/e=50ns/0.833=60ns計算題已知cache命中率Ｈ＝0.98，主存比cache慢４倍，已知主存存取周期為200ns，求cahce／主存系統(tǒng)的效率和平均訪問時間解: ∵r=tm/tc=4

∴tc=tm/4=50ns e=1/[r+(1-r)h]=1/[4+(1-4)×0.98]ta=tc/e=tc

×[4-3×0.98]=50×1.06=53ns應用題有一個１６K×16位的存儲器，由1K×4位的DRAM芯片構(gòu)成（芯片是64×64結(jié)構(gòu)）。問：

(1)共需要多少RAM芯片？

(2)存儲體的組成框圖

(3)采用異步刷新方式，如單元刷新間隔不超過２ms，則刷新信號周期是多少

(4)如采用集中刷新方式，存儲器刷新一遍最少用多少讀／寫周期？死時間率是多少？應用題解：（1）存儲器的總?cè)萘繛?6K×16位=256K位，所以用RAM芯片為4K位，故芯片總數(shù)為256K位/4K位=64片（2）由于存儲單元數(shù)為16K，故地址長度為14位（設A13~A0）。芯片單元數(shù)為1K則占用地址長度為10位（A9~A0）。每一組16位（4片），共16組，組與組間譯碼采用4：16譯碼。應用題

(3)采用異步刷新方式，在2ms時間內(nèi)分散地把芯片64行刷新一遍，故刷新信號的時間間隔為2ms/64=31.25μs，即可取刷新信號周期為30μs

（4）如采用集中刷新方式，假定T為讀/寫周期，則所需刷新時間為64T。設T單位為μs，2ms=2000μs，則死時間率=64T/2000×100%應用題CPU的地址總線16根（A15—A0，A0是低位），雙向數(shù)據(jù)總線16根(D15—D0)，控制總線中與主存有關的信號有-MREQ(允許訪存，低電平有效)，R/-W(高電平讀命令，低電平寫命令)。主存地址空間分配如下：0—8191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從8192起一共32K地址空間為用戶程序區(qū)，最后（最大地址）4K地址空間為系統(tǒng)程序工作區(qū)。上述地址為十進制，按字編址?，F(xiàn)有如下芯片：

EPROM:8K×16位（控制端僅有-CS）,16K×8位

SRAM:16K×1位，2K×8位,4K×16位，8K×16位 請從上述芯片中選擇芯片設計該計算機的主存儲器，畫出主存邏輯框圖，注意畫選片邏輯（可選用門電路及譯碼器）。應用題解:

根據(jù)給定條件,選用

EPROM:8K×16位芯片1片

SRAM:8K×16位芯片4片

4K×16位芯片1片

3:8譯碼器1片,與非門和反向器應用題應用題某機字長16位，常規(guī)設計的存儲空間Ц≤32K,若將存儲空間擴至256K,請?zhí)岢鲆环N可能方案。

解：

可采用多體交叉的存取方案，即將主存分成８個相互獨立，容量相同的模塊M0,M1,M2,……,M7,每個模塊３２K×16位。它們各自具備一套地址寄存器，數(shù)據(jù)緩沖器，各自以等同的方式與CPU傳遞信息.CPU訪問８個存儲模塊，可采用兩種方式：一種是在存取周期內(nèi)，同時訪問８個存儲模塊，由存儲器控制它們分時使用總線進行信息傳遞。另一種方式是：在一個存取周期內(nèi)分時訪問每個體，即每經(jīng)過１／８存取周期就訪問一個模塊。這樣，對每個模塊而言，從CPU給出訪存操作命令直到讀出信息仍然是一個存取周期時間。而對CPU來說，它可以在一個存取周期內(nèi)連續(xù)訪問８個存儲體,各體的讀寫過程將重疊（并行）進行。應用題應用題用16K×1位的動態(tài)RAM芯片構(gòu)成64K×8位的存儲器，要求：

(1)畫出該存儲器組成的邏輯框圖

(2)設存儲器的讀寫周期均為0.5μs，CPU在1μs內(nèi)至少要訪問內(nèi)存一次。試問采用那種刷新方式比較合理？兩次刷新的最大時間間隔是多少？對全部存儲單元刷新一遍所需的實際刷新時間是多少？

解:

（1）根據(jù)題意，存儲器總?cè)萘繛?4KB，故地址線總需16位。現(xiàn)使用16K×1位的DRAM芯片，共需32片。芯片本身地址線占14位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來組成整個存儲器應用題應用題 (2)根據(jù)已知條件，CPU在1μs內(nèi)至少需要訪存一次，所以整個存儲器的平均讀/寫周期與單個存儲器片的讀/寫周期相差不多，應采用異步式刷新方式比較合理。 對DRAM存儲器來講，兩次刷新的最大時間間隔是2ms。

DRAM芯片讀/寫周期為0.5μs。假定16K×1位的RAM芯片由128×128矩陣存儲元構(gòu)成，刷新時只對128行進行異步式刷新，則刷新間隔為2ms/128=15.6μs，可取刷新信號周期為15μs。應用題某機器中，配有一個ROM芯片，地址空間0000H—3FFFH?，F(xiàn)在再用幾個16K×8的芯片構(gòu)成一個32K×8的RAM區(qū)域，便其地址空間為8000H—FFFFH。假設此RAM芯片有CS和WE信號控制端。CPU地址總線為A15—A0,數(shù)據(jù)總線為D7—D0,控制信號為RD(讀)，WR(寫)，MREQ(存儲器請求)，當且僅當MREQ和RD（或WR）同時有效時，CPU才能對有存儲器進行讀(或?qū)?，試畫出此CPU與上述ROM芯片和RAM芯片的連接圖。應用題應用題一片EDRAM的存儲容量為1M×4位，其中Sel為片選信號，RAS為行選通信號，CAS為列選通信號，Ref為刷新信號，A0~A10為地址輸入信號。請設計一個1M×32位的存儲器。其存儲容量是多少？畫出組成模塊圖。

解：8個芯片共用片選信號Sel，行選通信號RAS，刷新信號Ref和地址輸入信號A0-A10， 兩片EDRAM芯片的列選通信號CAS連在一起，形成一個1M×8位（1`MB）的片組。再由4個片組組成一個1M×32位（4MB）的存儲模塊。4個組的列選通信號CAS3-CAS0分別與CPU送出的4個字節(jié)允許信號BE3-BE0相對應，以允許存取8位的字節(jié)或16位的字。當進行32位存取時，BE3-BE0全無效，此時認為存儲地址的A1A0位為00（CPU沒有A1，A0輸出引腳），也即存儲地址A23-A0為4的整數(shù)倍。其中最高2位A23A22用作模塊選擇，它們的譯碼輸出分別驅(qū)動4個模塊的片選信號Sel。若配置4個這樣的4MB模塊，存儲器容量可達16MB。 模塊圖如下圖所示.應用題習題四分析題下表列出pentium機的9種尋址方式名稱及有關說明，請寫出對應尋址方式的有效地址E的計算方法。

Pentium機尋址方式分析題解：

(1)操作數(shù)在指令中

(2)E=(R) (3)E=Disp (4)E=(B) (5)E=(B)+Disp(6)E=(I)×S+Disp(7)E=(B)+(I)+Disp(8)E=(B)+(I)×S+Disp(9)指令地址=(PC)+Disp分析題一種二地址RR型，RS型指令結(jié)構(gòu)如下所示其中源寄存器，目標寄存器都是通用寄存器，I為間接尋址標志位，X為尋址模式字段.D為偏移量字段.通過I,X,D的組合，可構(gòu)成一個操作數(shù)的尋址方式，其有效地址E的算法及有關說明列于下表,請寫出表中6種尋址方式名稱，并說明主存中操作數(shù)的位置。分析題解：

(1).直接尋址，操作數(shù)在有效地址E=D的存儲單元中

(2).相對尋址.操作數(shù)在E=(PC)+D地存儲單元中

(3).變址尋址，操作數(shù)在E=(RX)+D的存儲單元中

(4).寄存器間接尋址，通用寄存器的內(nèi)容指明操作數(shù)在主存中的地址

(5).間接尋址，用偏移量做地址訪主存得到操作數(shù)的地址指示器，再按地址指示器訪主存的操作數(shù)，因此間接尋址需兩次訪問主存.(6).基值尋址，操作數(shù)在E=(Rb)+D的存儲單元中.分析題一臺處理機具有如下指令格式格式表明有８個通用寄存器（長度１６位），X指定尋址模式，主存實際容量為２５６k字。（1）假設不用通用寄存器也能直接訪問主存中的每一個單元，并假設操作碼域OP=6位，請問地址碼域應分配多少位？指令字長度應有多少位？（2）假設X=11時，指定的那個通用寄存器用做基值寄存器，請?zhí)岢鲆粋€硬件設計規(guī)劃，使得被指定的通用寄存器能訪問1M主存空間中的每一個單元。分析題解：（１）因為218=256K，所以地址碼域＝１８位,操作碼域＝６位指令長度＝18+3+3+6+2=32位（２）此時指定的通用寄存器用作基值寄存器（１６位），但１６位長度不足以覆蓋1M字地址空間，為此將通用寄存器左移，４位低位補０形成２０位基地址。然后與指令字形式地址相加得有效地址，可訪問主存1M地址空間中任何單元。分析題某機的16位單字長訪內(nèi)指令格式如下：其中Ｄ為形式地址，補碼表示（其中一位符號位）；Ｉ為直接／間接尋址方式：Ｉ＝１為間接尋址方式，Ｉ＝０為直接尋址方式；Ｍ為尋址模式：０為絕對地址，１為基地址尋址，２為相對尋址，３為立即尋址；Ｘ為變址尋址。設ＰＣ，Ｒx，Ｒb分別為指令計數(shù)器，變址寄存器，基地址寄存器，Ｅ為有效地址，請回答以下問題：（１） 該指令格式能定義多少種不同的操作？立即尋址操作數(shù)的范圍是多少？（２） 在非間接尋址情況下，寫出各計算有效地址的表達式（３） 設基址寄存器為１４位，在非變址直接基地址尋址時，確定存儲器可尋址的地址范圍（４） 間接尋址時，尋址范圍是多少？分析題解：（1）該指令格式可定義16種不同的操作，立即尋址操作數(shù)的范圍是–128~+127（2） 絕對尋址（直接尋址）E＝D

基值尋址E=（Rb）+D

相對尋址E=（PC）+D

立即尋址操作數(shù)在指令中 變址尋址E=（RX）+D（3）由于E=（Rb）+D，Rb=14位，故存儲器可尋址的地址范圍為（16383+127）~（16383-128）（4）間接尋址時，尋址范圍為64K，因為此時從主存讀出的數(shù)作為有效地址（16位）。分析題指令格式如下所示。OP為操作碼字段，試分析指令格式特點。解：

(1)操作碼字段為6位，可指定26=64種操作，即64條指令。

(2)單字長（32位）二地址指令(3)一個操作數(shù)在源寄存器（共有16位），另一個操作數(shù)在存儲器中（由變址寄存器內(nèi)容+偏移量決定），所以是RS型指令。

(4)這種指令結(jié)構(gòu)用于訪問存儲器。分析題指令格式如下所示。OP為操作碼字段，試分析指令格式特點。解:（1）操作碼字段OP為16位，可指定26=64（2）雙字長（32位）二地址指令，用于訪問存儲器。（3）一個操作數(shù)在源寄存器（共32個），另一個操作數(shù)在存儲器中（由基值寄存器和偏移量決定）。所以是RS型指令。分析題設機器字長16位，有8個通用寄存器，主存容量128K字節(jié)，指令字長度16位或32位，共78條指令，設計計算機指令格式，要求有直接，立即數(shù)，相對，基值四種尋址方式。解： 由已知條件，機器字長16位，主存容量128KB/2=64K字。共78條指令，故OP字段占7位。采用單字長和雙字長兩種指令格式，其中單字長指令用于算術邏輯和I/O指令，雙字長用于訪問主存的指令。

尋址方式由尋址模式X定義如下：

X=00直接尋址E=D（64K）

X=01立即數(shù)D=操作數(shù)

X=10相對尋址E=（PC）+DPC=16位

X=11基值尋址E=（Rb）+DRb=16位分析題現(xiàn)在要設計一個新處理機，指令系統(tǒng)有64條指令，但機器字長尚懸而未決，有兩種方案等待選擇：一種是指令字長16位，另一種指令字長24位。該處理機的硬件特色是：①有兩個基值寄存器（20位）。②有兩個通用寄存器組，每組包括16個寄存器。請問：

(1)16位字長的指令和24位字長的指令各有什么優(yōu)缺點？哪種方案較好？

(2)若選用24位的指令字長，基地址寄存器還有保留的必要嗎？解：（1）采用16位字長的指令，原則上講，優(yōu)點是節(jié)省硬件（包括CPU中的通用寄存器組，ALU與主存儲器，MDR），缺點是指令字長較短，操作碼字段不會很長，所以指令條數(shù)受到限制。另一方面，為了在有限的字段內(nèi)確定操作數(shù)地址，可能要采用較復雜的尋址方式，從而使指令執(zhí)行的速度降低，當采用24位字長的指令結(jié)構(gòu)時，其優(yōu)缺點正好相反。具體講，按所給條件，16位字長的指令格式方案可設計如下：

15109

8

7

430

OPX1

R1R2分析題其中OP字段可指定64條指令。X1為尋址模式，與R1通用寄存器組一起，形成一個操作數(shù)。具體定義如下：X1=00寄存器直接尋址E=R1iX1=01寄存器間接尋址E=(R1i)X1=10基地址方式0E=(Rb0)+(R1i)X1=11基地址方式1E=(Rb1)+(R1i)

其中Rb0,Rb1分別為兩個20位的基地址寄存器。

24位字長指令格式方案如下： 其中OP占6位，64位條指令。X1,X2分別為兩組尋址模式，分別與R1和R2通用寄存器組組成雙操作數(shù)字段。由于X1,X2各占3位，可指定8種尋址方式。 比較兩種方案，從性能價格比衡量，16位字長指令的方案較優(yōu)。

（2）如果選用24位的指令字長，基地址寄存器沒有必要保留。因為通用寄存器長度為24位，足以覆蓋1M字的空間。分析題在決定一臺計算機采用何種尋址方式時，總要做出各種各樣的權衡，在下列每種情況下，具體的考慮是什么？

(1)單級間接尋址方式作為一種方式，提出來的時候，硬件變址寄存器被認為是一種成本很高的方法，隨LSI電路的問世，硬件成本大降，試問，現(xiàn)在是不是使用變址寄存器更為可??？

(2)已知一臺16位計算機配有16個通用寄存器，請問，是否有一個簡單的硬件設計規(guī)則，使我們可以指定這個通用寄存器組的某些寄存器來進行20位的存儲器尋址？參與這種尋址的通用寄存器該采用什么辦法區(qū)分出來？分析題

解： （1）采用間接尋址的優(yōu)點是不需要額外增加專用寄存器，只使用MAR和MDR即可完成這種尋址，但缺點是多訪問一次存儲器（對單級間接尋址而言），隨著LSI的發(fā)展，硬件成本大大下降，所以現(xiàn)在使用專門的變址寄存器更為可取，因為其優(yōu)點是減少一次訪問主存的時間，提高了指令執(zhí)行的速度。 （2）可以存一個簡單的硬件規(guī)則，使我們可以指定某些寄存器來進行20位的存儲器尋址。由于這些通用寄存器字長是16位，我們可以組成20位地址的低16位，再用4位形式地址做為高4位，與低16位的某些通用寄存器簡單相拼，從而形成頁面尋址方式。也可以用通用寄存器作20位地址的高位部分（全部或一部分），在與低位部分形式地址相拼成20位地址。這兩種情況下，硬件上均需一個20位的MAR寄存器。參與這種尋址方式的通用寄存器，可賦與地址編號來加以區(qū)分。16個通用寄存器為一組占用4位字長，可用R0—R15命名，哪幾個參與這種方式尋址，可由設計者選定。分析題如下圖所示的處理機是按下列規(guī)則設計的①所有指令的字長都是１６位;②OP碼域?qū)挾葹椋参?③在進行所有的算術運算時，累加器AC0的內(nèi)容總是作為一個操作數(shù)，而運算結(jié)果保存在AC1。AC0,AC1均不必在指令中指出;④數(shù)據(jù)存儲器(DM)字長１６位，最大容量65536字;⑤指令存儲器(IM)最大容量為16384字;⑥四個合法的操作碼中，任一操作碼所指定的任何一個操作數(shù)都可以按直接尋址方式從DM中找到;⑦每個通用寄存器(Ri)的寬度都是１６位;⑧四個合法的OP碼是：LDA=00,從DM位置AAA取數(shù)放在AC0中，STA=01,將AC0的內(nèi)容存入DM位置AAA;ADD=10,AC0內(nèi)容與DM位置AAA里的內(nèi)容相加，UNA=11未用。 請問（１）下述各寄存器多少位？

PC，IAR(IM地址寄存器)，IDR(IM數(shù)據(jù)寄存器)，IR(指令寄存器)，DAR(DM地址寄存器)，DDR(DM數(shù)據(jù)寄存器)，AC0,AC1，變址寄存器IX0,IX1。（２）先假設將DM擴充到１２８K字，指令字字長保持不變，也不允許進行間接尋址，那么對現(xiàn)有的這一套DM寄存器進行哪一種簡單改動，就能滿足要求？ （３）在OP碼域保持不變的條件下，如何增加另外的指令？分析題

（４）假定使用“擴充操作碼”碼域，請畫出下述操作的指令格式。

①.將一個通用寄存器內(nèi)容與AC0的內(nèi)容相加

②.將AC0的內(nèi)容存放到DM中某個位置，具體位置由某個變址寄存器的內(nèi)容與位移量之和來確定。分析題解：(1) PC=14位 IAR=14位

IDR=16位 DAR=16位

DDR=16位 AC0=AC1=16位

IX0=IX1=16位(2)將DM的地址寄存器DAR變成17位，尋址空間可變?yōu)?17=131072字（128K）(3)已知條件OP碼域只有2位，僅操作碼11尚未使用。如果增加其他組多指令，可采用“擴充操作碼”方式，即利用UNA=11,再用指令格式中的非“OP碼域”某幾位來具體定義各種指令。(4)采用“擴充操作碼”方式。 ①將一個通用寄存器內(nèi)容與AC0的內(nèi)容進行相加的操作，可定義如下指令格式：8個OP2擴充操作碼中任選一個，現(xiàn)選OP2=000，實現(xiàn)的操作是：(AC0)+(Ri)AC1。 ②將AC0的內(nèi)容存放到DM中某個位置，其位置由某個變址寄存器的內(nèi)容與位移量之和來確定OP1=11,OP2=001;X=0,IX0變址；X=1,IX1變址實現(xiàn)的操作是：(AC0)DM,E=IX+D.分析題一臺處理機具有如下指令字格式:13位

XOP寄存器地址

其中,每個指令字中專門分出3位來指明選用哪一個通用寄存器(12位),最高位用來指明它所選定的那個通用寄存器將用作變址寄存器(X=1時),主存容量最大為16384字. (1)假如我們不用通用寄存器也能直接訪問主存中的每一個操作數(shù),同時假設有用的操作碼位數(shù)至少有7位,試問:在此情況下,“地址”碼域應分配多少位?“OP”碼域應分配多少位?指令字應有多少位? (2)假設條件位X=0,且指令中也指明要使用某個通用寄存器,此種情況表明指定的那個通用寄存器將用作基值寄存器.請?zhí)岢鲆粋€硬件設計規(guī)則,使得被指定的通用寄存器能訪問主存中的每一個位置。

(3)假設主存容量擴充到32768字,且假定硬件結(jié)構(gòu)已經(jīng)確定不變,問采用什么實際方法可解決這個問題?分析題解: (1)地址碼域=14位,214=16384

操作碼域=7位指令字長度=14+7+3=24位

(2)此時指定的通用寄存器用作基值寄存器(12位),但12位長度不足以覆蓋16K地址空間,為此可將通用寄存器內(nèi)容(12位)左移2位低位補0形成14位基地址,然后與形式地址相加得一地址,該地址可訪問主存16K地址空間中的任一單元.

(3)可采用間接尋址方式來解決這一問題,因為不允許改變硬件結(jié)構(gòu).分析題有一存儲器堆棧，棧底地址為300(8進制），且有a,b,c三個數(shù)據(jù)依次存放在堆棧中，a在棧底。CPU中有一硬件堆棧指示器SP且用通用寄存器A作為數(shù)據(jù)交換器。試畫出數(shù)據(jù)c出棧以前與出棧以后堆棧，SP與通用寄存器A的狀態(tài)。解：存儲器堆棧中，進棧時先存入數(shù)據(jù)，后修改堆棧指示器。反之，出棧時，先修改堆棧指示器，然后取出數(shù)據(jù)。即 進棧操作：（A）→Msp(SP)-1→SP

出棧操作：(SP)+1→SP（Msp）→A

其中Msp是堆棧指示器的棧頂單元。因此可畫出題目要求的狀態(tài)變化圖，如下：分析題習題五分析題下圖所示的CPU邏輯框圖中，有兩條獨立的總線和兩個獨立的存儲器。已知指令存儲器IM最大容量為16384字（字長18位），數(shù)據(jù)存儲器DM最大容量是65536字（字長16位）。各寄存器均有“打入”(Rin)“送出”(Rout)控制命令，但圖中未標出。 設機器指令格式為

1713120 OP X

加法指令可寫為“ADDX(Ri)”,其功能是(AC0)+((Ri)+X)→AC1,其中((Ri)+X)部分通過尋址方式指向數(shù)據(jù)存儲器DM?，F(xiàn)取Ri為R1。畫出ADD指令的指令周期流程圖，寫明“數(shù)據(jù)通路”和相應的微操作控制信號。分析題分析題解：加法指令“ADDX(Ri)”是一條隱含指令，其中一個操作數(shù)來自AC0.另一個操作數(shù)在數(shù)據(jù)存儲器DM中，其地址由通用寄存器的內(nèi)容（Ri）加上指令格式中的X量值決定。其指令周期流程圖如下圖，相應的微程序控制符號標在框圖外面。AC0out(BUS1),+,DDRout(BUS2),AC1inPC->IARPCout,IARinIDR->IRIDRout,IRinIM->IDR讀IM,IDRinR1+IR(X)->AC1R1out,Xout,+,AC1inAC1->DARAC1out,DARinDM->DDR讀DM,DDRinAC0+DDR->AC1分析題某16位機運算器框圖如圖所示，其中ALU為加法器，SA,SB為鎖存器，4個通用寄存器的讀/寫控制符號如下表所示：分析題(1)請設計微指令格式（只考慮控制字段）。(2)“ADDR0,R1”指令完成R0+(R1)R1的操作，畫出微程序流程圖。分析題解:其中: LDSA,LDSB為鎖存器打入信號，

CLR為SB清零信號

LSB為SB送原碼控制信號

LSB為SB送反碼控制信號

I為公共微程序標志信號R1SBP(1)SA+SBR0

取指R0SA分析題下圖所示為雙總線結(jié)構(gòu)機器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計數(shù)器（具有自增功能），M為主存（受R/W信號控制），AR為主存地址寄存器，DR為數(shù)據(jù)緩沖寄存器。ALU由加減控制信號決定完成何種操作?？刂菩盘朑控制的是一個門電路。另外，線上標注有控制信號，例如Yi表示Y寄存器的輸入控制信號，R10表示寄存器R1的輸出控制信號。未標注的線為直通線，不受控制?，F(xiàn)有“ADDR2,R0”指令完成(R0)+(R2)→R0的功能操作。請畫出該指令的指令周期流程圖，并列出相應的微程序控制信號序列。假設該指令的地址已放入PC中。分析題分析題解：ADD指令是加法指令，參與運算的二數(shù)放在R0和R2中，相加結(jié)果放在R0中。指令周期流程圖包括取指令階段和執(zhí)行指令階段兩部分。每一方框表示一個CPU周期。其中框內(nèi)表示數(shù)據(jù)傳送路徑，框外列出微操作控制信號。分析題某機主要功能部件如圖A4.1所示，其中Ｍ為主存，MBR為主存數(shù)據(jù)寄存器，MAR為主存地址寄存器，IR為指令寄存器，PC為程序計數(shù)器，Ｒ0~~Ｒ3為通用寄存器，Ｃ,Ｄ為暫存器分析題請補充各部件之間的主要聯(lián)結(jié)線，并注明數(shù)據(jù)流動方向畫出“ＡＤＤ（Ｒ1），（Ｒ2）＋”指令周期流程圖。該指令的含義是進行求和運算，源操作數(shù)地址在Ｒ1中，目標操作數(shù)尋址方式為自増型寄存器間接尋址方式（先取地址后加１）。解：分析題“ADD（R1），（R2）+”指令是SS型指令，源操作數(shù)的地址在R1，操作數(shù)在主存，所以是R1間接尋址。目的操作數(shù)也在主存，由R2間接尋址，但R2的內(nèi)容要加1進行修改。指令周期流程圖如下：

(PC)MAR送當前指令地址到MAR(設當前指令地址已在PC中)MMBRIR取出當前指令,(PC)+1為取下條指令做好準備

(PC)+1(R1)MAR取源操作數(shù)

MMBRC(R2)MAR

取目的操作數(shù)

MMBRD(C)+(D)MBR

兩操作數(shù)相加MBRM,R2D寫回主存中原來目的操作數(shù)的位置

(D)+1R2

修改R2內(nèi)容習題六簡答題畫出PCI總線結(jié)構(gòu)框圖，說明HOST總線，PCI總線，LAGACY總線的功能。答：簡答題HOST總線：該總線又稱CPU總線，系統(tǒng)總線，主存總線等，它不僅連接主存，還可連接多個CPU。PCI總線：連接各種高速的PCI設備。PCI設備可以是主設備，也可以是從設備或兼而有之。系統(tǒng)中允許有多條PCI總線。它們可以使用HOST橋與HOST總線相連，也可以使用PCI/PCI橋與已知HOST橋連接的PCI總線相連。從而得已擴充整個系統(tǒng)的PCI總線負載能力。LAGACY總線：可以是ISA,EISA,MCA等這類性能較低的傳統(tǒng)總線，以便充分利用市場上現(xiàn)有的適配器卡，支持中，低速I/O設備。簡答題集中式仲裁有幾種方式？畫出鏈式查詢方式的邏輯結(jié)構(gòu)框圖，說明其工作原理。 答：有三種方式：鏈式查詢方式，計數(shù)器定時查詢方式，獨立請求方式。 鏈式查詢方式的工作原理：鏈式方式，除一般數(shù)據(jù)總線D和地址總線A外，主要有三根控制線：中央仲裁器BS（忙）：該線有效，表示總線正被某外設使用。BR（總線請求）：該線有效，表示至少有一個外設要求使用總線。BG（總線同意）：該線有效，表示總線控制部件響應總線請求（BR）。鏈式查詢方式的主要特征是總線同意信號BG的傳送方式：串行地從一個I/O接口送到下一個接口。假如BG到達的接口無總線請求，則接著往下傳；假如BG到達的接口有總線請求，BG信號不再往下傳。這意味著I/O接口就獲得了總線使用權。簡答題何謂分布式仲裁？畫出邏輯結(jié)構(gòu)圖進行說明。 答：分布式仲裁以優(yōu)先級仲裁策略為基礎。每個潛在的主方功能模塊都有自己的仲裁號和仲裁器。當它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較。如果仲裁總線上的號大，則它的請求不予響應，并撤消它的仲裁號。最后獲勝者的仲裁號保留在仲裁總線上?？偩€仲裁如圖所示。簡答題總線的一次信息傳送過程大致分哪幾個階段？若采用同步定時協(xié)議，請畫出讀數(shù)據(jù)的同步時序圖。解：總線的一次信息傳送過程，大致分為如下五個階段：請求指令，總線仲裁，尋址（目的地址），信息傳送，狀態(tài)返回（或錯誤報告）。 在同步定時協(xié)議中，事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定。如圖所示，總線周期從t0開始到t3結(jié)束。在t0時刻，由CPU產(chǎn)生設備地址放在地址總線上，同時經(jīng)控制線指出操作的性質(zhì)（如讀內(nèi)存或讀I/O設備）。有關設備接到地址碼和控制信號后，在t1時刻，按CPU要求把數(shù)據(jù)放到數(shù)據(jù)總線上，然后，CPU在時刻t2進行數(shù)據(jù)選通，將數(shù)據(jù)接收到自己的寄存器。此后，經(jīng)過一段恢復時間，到t3時刻，總線周期結(jié)束，可以開始另一個新的數(shù)據(jù)傳送。簡答題總線的一次信號傳送過程大致分為哪幾個階段？若采用異步定時協(xié)議，請畫出讀數(shù)據(jù)的異步時序圖。答：分五個階段：請求總線，總線仲裁，尋址（目的地址），信息傳送，狀態(tài)返回（或錯誤報告）簡答題總線的一次數(shù)據(jù)傳送過程大到分哪幾個階段？比較同步定時與異步定時的優(yōu)缺點.

解：一次總線的信息傳送過程，大致可分為如下五個過程：請求總線，總線仲裁，尋址（目的地址），信息傳送，狀態(tài)返回（或錯誤報告）。 比較：同步定時協(xié)議中，事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定，由于采用公共時鐘，每個功能塊什么時候發(fā)送或接受信息都由統(tǒng)一時鐘規(guī)定，因此，同步時鐘具有較高的傳輸速率。由于同步總線必須按最慢的模塊來設計公共時鐘，當各功能模塊存取時間相差很大時，會大大損失總線效率。 異步定時協(xié)議中，后一事件出現(xiàn)在總線上的時刻取決與前一事件的出現(xiàn)，即建立在應答式或互鎖機制基礎上。它的優(yōu)點是總線時間可變，不把響應時間強加到功能模塊上，因而允許快速和慢速的功能模塊都能連接到同一總線上，但這以增加總線的復雜性和成本為代價。分析題分析說明下圖所示某CPU總線周期時序圖。分析題解：該總線系統(tǒng)采用同步定時協(xié)議?？偩€周期是在時鐘信號CLK和CLK2定時下完成的并與所有的機器周期保持時間上的同步。一個機器周期由2個CLK時鐘周期組成（T1，T2節(jié)拍）。機器周期1為讀指令周期（W/R=0，D/C=0，M/IO=1）。在T1時間主方CPU送出ADS=0信號，表式總線上的地址及控制信號有效，在T2時間末尾，從方存儲器讀出指令并送到數(shù)據(jù)線D0—D31上，同時產(chǎn)生READY=0信號，通知CPU本次“讀出”操作已完成。機器周期2為讀數(shù)據(jù)周期，除了D/C=1外，其余與機器周期1相同。機器周期3為寫數(shù)據(jù)周期，W/R=1，寫入的數(shù)據(jù)由CPU輸出到數(shù)據(jù)線D0—D31上。假如在一個機器周期內(nèi)能完成寫入操作，則在T2末尾由存儲器產(chǎn)生READY=0信號，。假如T2末尾尚未完成寫入操作，則READY=1，并將T2延長一個時鐘周期。CPU在后一個T2末尾檢測READY=0，于是結(jié)束寫入周期。T2可以多次延長，直到READY=0為止。讀出周期也可按此方法處理。圖中還示出總線的空閑狀態(tài)，空閑狀態(tài)僅有一個Ti節(jié)拍，只要總線空閑，可以連續(xù)出現(xiàn)多個Ti節(jié)拍。習題七簡答題試推導磁盤存儲器讀寫一塊信息所需總時間的公式。解： 設讀寫一塊信息所需總時間為Tb，平均找道時間為Ts，平均等待時間為Tl，讀寫一塊信息的傳輸時間為Tm，則Tb=Ts+Tl+Tm

假設磁盤以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個字，則數(shù)據(jù)傳輸率=rN個字/秒， 又假設每塊的字數(shù)為n,因而一旦讀寫定位在該塊始端，就能在Tm≈(n/rN)秒的時間中傳輸完畢。

Tl是磁盤旋轉(zhuǎn)半周的時間，Tl=(1/2r)秒。由此可得：

Tb=Ts+1/2r+n/rN(秒)

分析題如圖所示是從實時角度觀察到的中斷嵌套。試問：這個中斷系統(tǒng)可實現(xiàn)幾重中斷？并分析圖中的中斷過程？分析題解：該中斷系統(tǒng)可以實行5重中斷。中斷優(yōu)先級的順序是，優(yōu)先權1最高，主程序運行于最低優(yōu)先權（優(yōu)先權為6）。圖中出現(xiàn)了4重中斷。 圖中中斷過程如下： 主程序運行到T1時刻，響應優(yōu)先權4的中斷源的中斷請求并進行中斷服務； 到T3時刻，優(yōu)先權4的中斷服務還未結(jié)束，但又出現(xiàn)了優(yōu)先權3的中斷源的中斷請求；暫停優(yōu)先權4的中斷服務，而響應優(yōu)先權3的中斷。 到T4時刻，又被優(yōu)先權2的中斷源所中斷，直到T6時刻，返回優(yōu)先權3的中斷服務程序，到T7時刻，又被優(yōu)先權1的中斷源所中斷，到T8時刻優(yōu)先權1中斷服務完畢，返回優(yōu)先權3的服務程序，直到T10時刻優(yōu)先權3中斷服務結(jié)束，返回優(yōu)先權4的服務程序，優(yōu)先權4的服務程序運行到T11時刻結(jié)束，最后返回主程序。 圖中，優(yōu)先權3的服務程序被中斷2次。計算題刷新存儲器（簡稱刷存）的重要性能指標是它的帶寬。實際工作中，顯示適配器的幾個功能部分要爭取刷存的帶寬。假設總帶寬50%用于刷新屏幕，保留50%帶寬用于其他非刷新功能。 （1）若顯示工作方式采用分辨率為1024×768,顏色深度為3B，刷新頻率為７２HZ,計算刷存總帶寬應為多少？

(2)為達到這樣高的刷存帶寬，應采取何種技術措施？ 解：

(1)因為刷新所需帶寬＝分辨率×每個像素點顏色深度×刷新速率 所以1024×768×3B×72/S=165888KB/S=162MB/S

刷新總帶寬應為162MB/S×100/50=324MB/S (2)為達到這樣高的刷存帶寬，可采取如下技術措施： 使用高速DRAM芯片組成刷存 刷存采用多體交叉結(jié)構(gòu) 刷存至顯示控制器的內(nèi)部總線寬度由32位提高到64位，甚至128位 刷存采用雙端口存儲器，將刷新端口與更新端口分開。計算題某磁盤存儲器的轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄面，每毫米5道，每道記錄信息為12288B,最小磁道直徑為230mm,共有275道.問： （1）磁盤存儲器的存儲容量是多少？ （2）最大位密度，最小位密度是多少？ （3）磁盤數(shù)據(jù)傳輸率是多少？ （4）平均等待時間是多少？ （5）給出一個磁盤地址格式方案。 解：（1）每道記錄信息容量=12288字節(jié)每個記錄面信息容量=275×12288字節(jié) 共有4個記錄面，所以磁盤存儲器總?cè)萘繛?/p>

4×275×12288字節(jié)=13516800字節(jié) （2）最高位密度D1按最小磁道半徑R1計算（R1=115mm）:D1=12288字節(jié)/2πR1=17字節(jié)/mm

最低位密度D2按最大磁道半徑R2計算

R2=R1+(275/5)=115+55=170mmD2=12288字節(jié)/2πR2=11.5字節(jié)/mm計算題

（3）磁盤數(shù)據(jù)傳輸率

r=3000/60=50周/秒

N=12288字節(jié)（每道信息容量）

C=r×N=50×12288=614400字節(jié)/秒 （4）平均等待時間=1/2r=1/2×50=1/100秒=10毫秒 （5）本地磁盤存儲器假設只有一臺，所以可不考慮臺號地址。有4個記錄面，每個記錄面有275個磁道。假設每個扇區(qū)記錄1024個字節(jié)，則需要12288字節(jié)/1024字節(jié)=12個扇區(qū)。由此可得如下地址格式：計算題磁盤組有６片磁盤，每片有兩個記錄面，最上最下兩個面不用。存儲區(qū)域內(nèi)徑２２cm，外徑３３cm，道密度為４０道／cm，內(nèi)層位密度４００位／cm，轉(zhuǎn)速２４００轉(zhuǎn)／分。問：

(1)共有多少柱面？

(2)組總存儲容量是多少？

(3)數(shù)據(jù)傳輸率是多少？

(4)采用定長數(shù)據(jù)塊記錄格式，直接尋址的最小單位是什么？尋址命令中如何表示磁盤地址？

(5)如果某文件長度超過一個磁道的容量，應將它記錄在同一個存儲面上，還是記錄在同一個柱面上？計算題

解：(1)有效存儲區(qū)域=16.5–

11=5.5（cm） 因為道密度=40道/cm，所以40×5.5=220道，即220T圓柱面

(2)內(nèi)層磁道周長為2πR=2×3.14×11=69.08（cm） 每道信息量=400位/cm×69.08cm=27632位=3454B

每面信息量=3454B×220=759880B

磁盤總?cè)萘?759880B×10=7598800B (3)磁盤數(shù)據(jù)傳輸率Dr=rN,N為每條磁道容量，N=3454B r為磁盤轉(zhuǎn)速，r=2400轉(zhuǎn)/60秒=40轉(zhuǎn)/秒

∴

Dr=rN=40×3454B=13816B/S

（4）采用定長數(shù)據(jù)塊格式，直接尋址的最小單位是一個記錄塊（一個扇區(qū)），每個記錄塊記錄固定字節(jié)數(shù)目的信息，在定長記錄的數(shù)據(jù)塊中，活動頭磁盤組的編址方式可用如下格式：

1615 1487430

臺號 柱面（磁道）號 盤面（磁頭）號扇區(qū)號 此地址格式表示有4臺磁盤，每臺有16個記錄面，每面有256個磁道，每道有16個扇區(qū)。計算題

解：

(5)如果某文件長度超過一個磁道的容量，應將它記錄在同一個柱面上，因為不需要重新找道，數(shù)據(jù)讀/寫速度快。計算題有一臺磁盤機，其平均尋道時間為30ms,平均旋轉(zhuǎn)等待時間為10ms,數(shù)據(jù)傳輸率為500B/ms,磁盤機口存放著1000件，每件3000B的數(shù)據(jù)，現(xiàn)欲把一件件數(shù)據(jù)取走，更新后再放回原地，假設一次取出或?qū)懭胨钑r間為：平均尋道時間+平均等待時間+數(shù)據(jù)傳送時間，另外使用CPU更新信息所需的時間為4ms,并且更新時間因輸入輸出操作不相重疊，試問： (1)更新磁盤上全部數(shù)據(jù)需多少時間？ (2)若磁盤機旋轉(zhuǎn)速度和數(shù)據(jù)傳輸率都提高一倍，更新全部數(shù)據(jù)需多少時間？ 解：(1)磁盤上總數(shù)據(jù)量=1000×3000B=3000000B 讀出全部數(shù)據(jù)所需的時間為3000000B/(500B/ms)=6000ms 重新寫入全部數(shù)據(jù)所需的時間=6000ms 更新磁盤上全部數(shù)據(jù)所需的時間為 2×(平均找道時間+平均找道時間+平均數(shù)據(jù)傳送時間)+CPU更新信 息時間=2×(30+10)ms+4ms=12084ms (2)磁盤機旋轉(zhuǎn)速度提高一倍后,平均等待時間為5ms 數(shù)據(jù)傳輸速率提高一倍后,數(shù)據(jù)傳送時間變?yōu)? 3000000B/(1000B/ms)=3000ms計算題一臺活動頭磁盤機的盤片組共有２０個可用的盤面。每個盤面存儲區(qū)域外徑18英寸，內(nèi)徑10英寸，已知道密