數(shù)字電子電路課件

數(shù)字電子電路課件一、加法器1、1位加法器半加器2、多位數(shù)加法器串行進位加法器超前進位加法器3、集成加法器1、1位加法器(1)半加器不考慮低位來的進位的加法叫半加；能完成半加功能的電路叫半加器。①半加真值表②邏輯函數(shù)表達式ABSC0000011010101101A、B：加數(shù)和被加數(shù)S：和數(shù)C：進位數(shù)S=ABC=AB1、1位加法器(1)半加器③電路實現(xiàn)(根據(jù)上式)④符號=1&ABSC電路ΣCOSCAB符號S=ABC=AB1、1位加法器

(2)全加器考慮低位來的進位加法稱為全加；完成全加功能的電路叫全加器。①全加器真值表AiBiCi-1CiSi0000000101010010111010001101101101011111Ai、Bi：加數(shù)和被加數(shù)Ci-1：由低位來的進位輸入Si：和（本位和）Ci：向高位的進位輸出一、加法器1、1位加法器

(2)全加器②邏輯函數(shù)表達式AiBiCi-1SiCi00000001100101001101100101010111001111111、1位加法器(2)全加器②邏輯函數(shù)表達式③電路實現(xiàn)&≥1=1=11AiBiCi-1CiSiSiCiAi符號ΣCICOBiCi-1④符號2、多位數(shù)加法器串行進位加法器多個全加器級聯(lián)，全加器的個數(shù)等于相加數(shù)的位數(shù)，最低位全加器的Ci-1端應接0S3A3ΣCOCIB3S2A2ΣCOCIB2S1A1ΣCOCIB1S0A0ΣCOCIB0優(yōu)點：結構簡單。在中低速設備中有應用。缺點：速度慢。4位加法要有4級門的延遲。2、多位數(shù)加法器(2)超前進位加法器（并行進位，快速進位）原理：當輸入加數(shù)與被加數(shù)確定后，每一個進位都可以立即確定。設Gi=AiBi，而Pi=AiBi，則上式變成2、多位數(shù)加法器(2)超前進位加法器(續(xù))所以：可以看出，各位的進位信號都只與Gi、Pi和C-1有關，而C-1=0，因此，各位的進位只與Ai、Bi有關，可以并行產(chǎn)生，實現(xiàn)快速進位。2、多位數(shù)加法器超前進位加法器的電路圖如下：3、集成加法器(1)常見集成加法器（快速進位）TTL：54/74/74LS283CMOS：CC/CD4008圖A芯片引腳圖圖B邏輯引腳圖S3S2S1S0C3C-1A3A2A1A0B3B2B1B0742833、集成加法器(2)集成加法器的應用

①多位二進制加法2片74283組成8位二進制數(shù)加法：S3S2S1S0C3C-1A3A2A1A0B3B2B1B074283S3S2S1S0C3C-1A3A2A1A0B3B2B1B074283S3S2S1S0S7S6S5S4CO“0”A7A4A3A0B3B0B7B43、集成加法器(2)集成加法器的應用

②實現(xiàn)BCD碼加法（以4位二進制為例）BCD碼：大于9或有進位時“加6修正”

設C為修正信號，則C=C3+Cs>9而Cs>9的卡諾圖如右圖所示：1110111111010010110100S3S2S1S0化簡可得：Cs>9=S3S2+S3S1所以C=C3+S3S2+S3S1②實現(xiàn)BCD碼加法修正信號：C=C3+S3S2+S3S1電路示意：（一片求和，一片修正）S3S2S1S0C3C-1A3A2A1A0B3B2B1B074283S3S2S1S0C3C-1A3A2A1A0B3B2B1B074283&&≥1S3S2S1S0C000A3A2A1A0B3B2B1B0說明：C=1時，0110加到修正片輸入端；同時C作為一位8421碼加法器的進位信號。課堂練習:P225題3-2解：Y1=(AB)C=ABCY2=AB+(AB)CY3=ABCY4=AB+(AB)C所以，(a)、(b)均為全加器。第2講

主要內(nèi)容一、加法器二、數(shù)值比較器三、編碼器四、譯碼器五、數(shù)據(jù)選擇器六、分配器二、數(shù)值比較器數(shù)值比較器：對兩個位數(shù)相同的二進制整數(shù)進行數(shù)值比較，判定其大小關系。1、1位數(shù)值比較器2、4位數(shù)值比較器3、級聯(lián)擴展1、1位數(shù)值比較器比較兩個1位二進制數(shù)A、B，結果有三種情況：A>B，A=B，A<B。分別用L、G、M表示。ABLGM00010010011010011010(2)表達式(1)真值表1、1位數(shù)值比較器(3)電路1&&1≥1ABMGL2、4位數(shù)值比較器多位比較原理先比較最高位，在高位相等的條件下取決于低位的比較結果。(2)邏輯表達式(注意表達式的意義)(3)電路實現(xiàn)(略，參看P158)2、4位數(shù)值比較器(4)邏輯符號FA<B01230123<=>PQP<QP=QP>QCOMPA<BA=BA>BA0A1A2A3B0B1B2B3FA=BFA>BA3~A0，B3~B0是兩個相比較的4位二進制數(shù)；A<B,A=B,A>B是三個級聯(lián)輸入端；FA<B,FA=B,FA>B為比較結果輸出端。注：A<B,A=B,A>B三個級聯(lián)輸入端的優(yōu)先級低，當P=Q時，輸出結果才取決于它們2、4位數(shù)值比較器(5)常見集成數(shù)值比較器TTL：7485，74LS85CMOS：C663，CC14585，74HC85圖7485邏輯引腳圖3、級聯(lián)擴展（以7485系列為例）(1)串聯(lián)擴展組成8位數(shù)值比較器：01230123<=>PQP<QP=QP>QCOMP010A0A1A2A3B0B1B2B3FA<B01230123<=>PQP<QP=QP>QCOMPA4A5A6A7B4B5B6B7FA=BFA>B特點：結構簡單，可擴展任何位數(shù)，芯片越多，速度越慢。3、級聯(lián)擴展（以7485系列為例）(2)并聯(lián)擴展B12A12FA<BFA>B>=<010B8A8FA<BFA>B>=<010B4A4FA<BFA>B>=<010B0A0FA<BFA>B>=<010B3FA<BFA>B>=<010FA=BA3B2A2B1A1B0A0并行比較，速度較快。課堂練習P226

[題3.9]第2講

主要內(nèi)容一、加法器二、數(shù)值比較器三、編碼器四、譯碼器五、數(shù)據(jù)選擇器六、分配器三、編碼器把每一個輸入信號轉化為對應的編碼，這種組合邏輯電路稱為編碼器。目前使用的編碼器有普通編碼器和優(yōu)先編碼器兩類。三、編碼器1、二進制編碼器(1)3位二進制編碼器(2)3位二進制優(yōu)先編碼器(3)集成8線——3線優(yōu)先編碼器2、二——十進制編碼器(1)8421BCD碼編碼器(2)8421BCD碼優(yōu)先編碼器3、常見編碼1、二進制編碼器(1)3位二進制編碼器

設有一鍵盤輸入電路，8個按鍵，鍵按下時，對應輸入信號為高電平。要求鍵按下時能輸出相應的編碼。k0k1k7I0I1I7VCCY2Y1Y0????????????鍵碼編碼器1、二進制編碼器(1)3位二進制編碼器

①約定：I0，I1，……，I7對應的編碼分別是000，001，……，111。I0~I7任何時刻有且僅有一個輸入。k0k1k7I0I1I7VCCY2Y1Y0????????????鍵碼編碼器②真值表I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011111、二進制編碼器(1)3位二進制編碼器③邏輯表達式1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0②真值表Why?1、二進制編碼器(1)3位二進制編碼器③邏輯表達式1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0（接上頁）1、二進制編碼器(1)3位二進制編碼器④電路說明：I0為隱含編碼≥1≥1≥1Y2Y1Y0I7I6I5I4I3I2I1I0⑤問題：如果有兩個輸入信號如I2，I4同時有效，將出現(xiàn)何種輸出？1、二進制編碼器(2)3位二進制優(yōu)先編碼器對輸入信號規(guī)定不同的優(yōu)先級，當有多個信號同時有效時，只對優(yōu)先級高的信號進行編碼。①真值表I7I6I5I4I3I2I1I0Y2Y1Y01XXXXXXX11101XXXXXX110001XXXXX1010001XXXX10000001XXX011000001XX0100000001X00100000001000約定I7的優(yōu)先級最高，I0最低。1、二進制編碼器(2)3位二進制優(yōu)先編碼器I7I6I5I4I3I2I1I0Y2Y1Y01XXXXXXX11101XXXXXX110001XXXXX1010001XXXX10000001XXX011000001XX0100000001X00100000001000②邏輯表達式1、二進制編碼器(2)3位二進制優(yōu)先編碼器I7I6I5I4I3I2I1I0Y2Y1Y01XXXXXXX11101XXXXXX110001XXXXX1010001XXXX10000001XXX011000001XX0100000001X00100000001000②邏輯表達式③邏輯電路圖略。請參考P1641、二進制編碼器(3)集成8線——3線優(yōu)先編碼器以74/74LS148為例。注意：74LS148的輸入輸出均為低電平有效。(反碼輸出)①74LS148的邏輯符號YEXY2Y1Y0YSSTI7I6I5I4I3I2I1I074LS148引腳功能說明：I0~I7：輸入端，低電平有效。Y2~Y0：編碼輸出端。ST：選通輸入端，片選控制，低電平有效。YS：選通輸出端，YS=0表示本片無輸入。YEX：擴展輸出端。YEX=0表示本片有輸入。②74LS148的邏輯電路(注意這里I0的輸入并非對結果無影響)STYEXYS1、二進制編碼器(3)集成8線——3線優(yōu)先編碼器③真值表見P166

④優(yōu)先級說明手冊規(guī)定：I7優(yōu)先權最高I0優(yōu)先權最低⑤應用a.單片應用：ST端接地

YEX端懸空b.級聯(lián)應用用兩片74LS148構成16線——4線優(yōu)先編碼器。YEXY2Y1Y0YSSTI7I6I5I4I3I2I1I074LS148(2)YEXY2Y1Y0YSSTI7I6I5I4I3I2I1I074LS148(1)&&&&Z3Z2Z1Z0YEXYSA15A14A8A7A6A0…………當片2的輸入端沒有信號輸入，YEX2=1，YS2=0，片1允許編碼。設片1的I5=0，則片1輸出為010，因為此時片2輸出=111，因此總輸出Z3Z2Z1Z0=1010（5的反碼）當片2的輸入端有信號輸入，YS2=1，片1禁止。如此時片2的I5=0，則片2輸出為010，YEX2=0,片1輸出=111，因此總輸出為0010（13的反碼）2、二——十進制編碼器(BCD碼編碼器)(1)8421BCD碼編碼器<1>設計一個8421BCD碼編碼器略。(過程見課本P167~P168)<2>分析一個8421BCD碼編碼器電路見下頁。①電路&&&&&≥1S0S1S2S3S4S5S6S7S8S9VCCY3Y2Y1Y0YEX②邏輯表達式③真值表S9S8S7S6S5S4S3S2S1S0Y3Y2Y1Y0YEX111111111100000111111111000001111111110100011111111101100101111111011100111111110111101001111101111101011111011111101101110111111101111101111111110001011111111110011說明：這是一個8421BCD碼編碼器，YEX端為擴展輸出端，YEX=1表示有信號輸入，YEX=0時表示無信號輸入，此時輸出代碼0000為無效代碼。2、二——十進制編碼器(BCD碼編碼器)(2)8421BCD碼優(yōu)先編碼器設計過程參看課本P168~170。注意幾點：①優(yōu)先編碼真值表與普通編碼真值表的不同；②邏輯表達式化簡的依據(jù)；③優(yōu)先級別順序：I9最高，I0最低。(3)集成BCD碼優(yōu)先編碼器74147、74LS1473、常用編碼BCD碼（8421、余3碼，等等）循環(huán)碼ASCII碼參考課本P171~P174第2講

主要內(nèi)容一、加法器二、數(shù)值比較器三、編碼器四、譯碼器五、數(shù)據(jù)選擇器六、分配器四、譯碼器譯碼——將輸入代碼轉換成特定的輸出信號。譯碼編碼控制信息分類二進制譯碼器（變量譯碼器）BCD譯碼器（代碼變換譯碼器）顯示譯碼器（數(shù)字顯示譯碼器）1、二進制譯碼器輸入：n位二進制代碼輸出：m位輸出信號m=2n譯碼規(guī)則：對應輸入的一組二進制代碼有且僅有一個輸出端為有效電平，其余輸出端為相反電平。常用集成芯片：

74LS139：雙2線----4線譯碼器

74LS138：3線----8線譯碼器74LS139簡化邏輯符號?功能描述：在選通控制端ST有效時，如果信號輸入端A1A0=00，則Y0有效；=01時Y1有效。以此類推A1A0=11時Y3有效。當選通端ST無效則芯片被禁止。A1A0STY3Y2Y1Y074LS138簡化邏輯符號74LS138A2A1A0E1E2E3Y0Y1Y7功能描述：在三個選通控制端都有效時，如果信號輸入端A2A1A0=000，則Y0有效；001時Y1有效。以此類推A2A1A0=111時Y7有效。任一選通端無效則芯片被禁止。74LS138級聯(lián)擴展：（1）兩片74LS138構成4線——16線譯碼器參見P178級聯(lián)方法：用一位輸入作片選，為0和為1時分別選中其中一片74LS138。（2）3片74LS138構成5線——24線譯碼器參見P179圖3.3.19(a)（3）4片74LS138構成5線——32線譯碼器參見P179圖3.3.19(b)注意掌握：如何用線選的方式進行選片？課堂練習：思考：1、對于有三個片選控制端的74LS138，用線選的方式最多可用多少片74LS138級聯(lián)？2、試進行6線—64線譯碼（8片74LS138級聯(lián)）74LS138應用舉例邏輯函數(shù)最小項發(fā)生器(詳見3.5節(jié))構成1路——8路數(shù)據(jù)分配器作用：將總線來的數(shù)字信號輸送到不同的下級電路中去。……D電路0電路1電路7電路2A2A1A074LS138A2A1A0E1E2E3Y0Y1Y7D10A2A1A0電路0電路1電路7返回2、二——十進制譯碼器(1)8421BCD碼譯碼器①真值表（見P180）②邏輯表達式（見P181）圖形化簡法，以Y2為例XX10XXXX110110010110100A3A2A1A0③邏輯圖（見P181圖3.3.20）(2)集成8421BCD碼譯碼器74042、74LS0423、顯示譯碼器(1)LED數(shù)碼管①字形圖abcdefgDP②驅(qū)動方式a.共陰極接法（見P185）b.共陽極接法（如下圖）輸入端低電平有效VCC3、顯示譯碼器(1)LED數(shù)碼管譯碼器

③真值表(見P185)

要理解Ya~Yg取值與字形的關系。真值表中Ya~Yg構成的代碼稱為7段碼（常用16進制表示，高位補零）思考：如果換為共陰極接法，Ya~Yg取值需變換嗎？如何變？abcdefgDP④邏輯圖(見P186)3、顯示譯碼器(2)集成顯示譯碼器

有多種規(guī)格和品種，如74LS48等。其功能除正常的發(fā)光信號外，還增加多個控制功能，如測試（試燈，七段全亮）、滅零（全滅）、無效零消隱等。第2講

主要內(nèi)容一、加法器二、數(shù)值比較器三、編碼器四、譯碼器五、數(shù)據(jù)選擇器六、分配器五、數(shù)據(jù)選擇器功能：根據(jù)地址選擇碼從多路輸入數(shù)據(jù)中選擇一路，送到輸出。D0D1D2D3YA0A1輸入輸出地址碼五、數(shù)據(jù)選擇器常用的數(shù)據(jù)選擇器有4選1、8選1、16選1等多種類型。下面主要以4選1數(shù)據(jù)選擇器為例介紹選擇器的原理與應用。1、4選1數(shù)據(jù)選擇器（帶一個選通控制S）(1)真值表SA1A0D3D2D1D0Y1XXXXXX0000XXX00000XXX11001XX0X0001XX1X1010X0XX0010X1XX10110XXX00111XXX1(2)邏輯表達式1、4選1數(shù)據(jù)選擇器（帶一個選通控制S）(3)電路&≥1111111SD0D1D2D3A0A1Y2、集成電路(1)74LS153：雙4選1數(shù)據(jù)選擇器EN0123MUXD0D3ST…Y0G03A0A11