SI仿真如何確定仿真頻率_第1頁
SI仿真如何確定仿真頻率_第2頁
SI仿真如何確定仿真頻率_第3頁
SI仿真如何確定仿真頻率_第4頁
SI仿真如何確定仿真頻率_第5頁
已閱讀5頁,還剩2頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

DDR信號(hào)完整性仿真頻率的確定——孫海仿真過程中,我們必須了解如何來確定各類總線的仿真頻率,即 MemoryContoller-DIMM 之間的各類總線信號(hào)工作中的實(shí)際頻率,或者認(rèn)為是DDR-DIMM工作中的外部輸入頻率——因?yàn)榉抡孢^程中,必須設(shè)置DIMM的擬激勵(lì)源,即CPU驅(qū)動(dòng)端的信號(hào),才能仿真DIMMSI/實(shí)際工作中,DDR各類信號(hào)工作頻率特征如下圖所示:DDRSI率呢?接下來,將做出詳細(xì)的闡述。1、確定DDR核心頻率DDRDDRDRAMDDR數(shù)有關(guān),由于:DDR等效數(shù)據(jù)傳輸頻率=DRAM核心頻率×DDRDRAM核心頻率=數(shù)據(jù)等效傳輸頻率/讀取位數(shù)。對(duì)于不同類型的DDR,數(shù)據(jù)讀取位數(shù)為:DDR1(DDRSDRAM):2bitpre-fetch,同時(shí)讀取(預(yù)取)2n的數(shù)據(jù)——數(shù)據(jù)讀取位數(shù)2;DDR2:4bitpre-fetch,同時(shí)讀取(預(yù)?。?n的數(shù)據(jù)——DDR3:8bitpre-fetch,同時(shí)讀?。A(yù)?。?n的數(shù)據(jù)——結(jié)論:我們可以從數(shù)據(jù)傳輸頻率,結(jié)合DDR類型,計(jì)算出核心頻率。2、確定DDRController(CPU)-DDR差分時(shí)鐘仿真頻率——CK+/CK-差分時(shí)鐘總線DDRDDRx(常DDRx能跑多少頻率為等效值2(2如下圖所示:結(jié)論:DDRx時(shí)鐘總線工作頻率等于等效數(shù)據(jù)傳輸頻率的1/2。3、確定DDRController(CPU)-DDR地址/命令信號(hào)線仿真頻率——A*地址總線/BA*Bank選擇信號(hào)/CAS控制信號(hào)使能端/RAS讀命令使能端/WE寫命令使能端對(duì)于地址/1-T/2-TDDR/命令信/SI時(shí)序模式(1)1-T時(shí)序地址/setup由此可知:信號(hào)在一個(gè)時(shí)鐘周期的上升沿和下降沿均采樣?。?)2-T時(shí)序地址/地址/命令能夠得到充分執(zhí)行。即:信號(hào)在第一個(gè)時(shí)鐘周期的上升沿完成采樣setup處于無效電平狀態(tài)/命令信號(hào)在兩個(gè)時(shí)鐘周期內(nèi)剛好完成一次數(shù)據(jù)建立與保持,此即為地址/2-T模式,如下圖所示。由此可知:信號(hào)在只在時(shí)鐘的上升沿采樣!兩種時(shí)序模式的優(yōu)缺點(diǎn)如下:1-T時(shí)序地址/然而,缺點(diǎn)也很明顯,一個(gè)地址/命令與下一個(gè)地址/命令信號(hào)之間,往往沒有信SI仿真才能完成設(shè)計(jì)。2-T時(shí)序下地址/持時(shí)間,時(shí)序得到有效的保證,能夠確保地址/命令信號(hào)的正確傳輸;然而,這1-T時(shí)序高。地址命令信號(hào)仿真頻率1-T/率等于時(shí)鐘頻率TAD=TCL2-T/鐘頻率的一半TADD2×TAD。例如:DDR2533工作在2-T模式下,數(shù)據(jù)總線頻率533MHz,則時(shí)鐘總線頻率266MHz,地址/命令總線工作頻率即為133MHz,且此推論符合DDR2器件資料定義標(biāo)準(zhǔn),如下圖所示。/1-T命令工作頻率=模式下,地址/命令工作頻率=1/2時(shí)鐘頻率=1/4數(shù)據(jù)等效傳輸頻率。4、確定DDRController(CPU)-DDR控制信號(hào)線仿真頻率——CKE時(shí)鐘使能端/CS片選信號(hào)對(duì)于控制信號(hào)工作頻率,無論地址/命令信號(hào)工作在什么時(shí)序模式下1-T/2-T1-T時(shí)序模式,即控制信號(hào)工作頻率率。結(jié)論:控制信號(hào)CS#/CKE工作頻率=時(shí)鐘頻率。5、如何確定DDRController(CPU)-DDR源同步信號(hào)仿真頻率——DQS*源同步總線源同步總線信號(hào)即為數(shù)據(jù)總線的DDRDQS與CLK結(jié)論:源同步信號(hào)是與時(shí)鐘存在一定偏移的,并與時(shí)鐘頻率一致的周期信號(hào)6、確定DDRController(CPU)-DDR數(shù)據(jù)總線仿真頻率——DQ*數(shù)據(jù)總線DDR數(shù)據(jù)信號(hào)傳輸頻率沒有固定值,因?yàn)槊堪雮€(gè)時(shí)鐘周期數(shù)據(jù)傳輸一個(gè)狀——數(shù)據(jù)信號(hào)是非周期信號(hào)。當(dāng)傳輸數(shù)據(jù)為0-1-0-12。結(jié)論:等效數(shù)據(jù)傳輸頻率為時(shí)鐘頻率2倍。核心頻率等參數(shù),并由此來選擇DDR型號(hào)的,因此數(shù)據(jù)總線工作頻率是仿真時(shí)計(jì)算各類總線頻率的基礎(chǔ)。綜上所述,我們可以了解DDRx在信號(hào)完整性仿真中正確選擇激勵(lì)頻率,以確保仿真結(jié)果的正確性與設(shè)計(jì)指導(dǎo)性。例如,DDR-333(DDR1)信號(hào)完整性仿真頻率可依次確定如下:等效數(shù)據(jù)傳輸頻率333MHz;差分時(shí)鐘仿真頻率166MHz;地址/88MHz;166MHz;166MHz;643.003ns(1/333MHz),作眼圖分析。附錄1:DDR2為例,信號(hào)工作頻率為:其中,各項(xiàng)參數(shù)意義如下:核心頻率——DDR內(nèi)部顆粒工作頻率;總線頻率——DDR外部輸入的時(shí)鐘信號(hào)頻率;等效傳輸頻

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論