《工程學概論》發(fā)展規(guī)律趨勢展望08課件

第九章微電子技術(shù)發(fā)展的規(guī)律、趨勢及展望Moore定律Moore定律1965年4月Intel公司的創(chuàng)始人之一GordonE.Moore預(yù)言集成電路產(chǎn)業(yè)的發(fā)展規(guī)律（ElectronicsMagazine)集成電路的集成度每三年增長四倍，特征尺寸每三年縮小倍

1.E+91.E+81.E+71.E+61.E+51.E+41.E+3’70’74’78’82’86’90’94’98’2002芯片上的體管數(shù)目微處理器性能

每三年翻兩番Moore定律：i8080:6,000m68000:68,000PowerPC601:2,800,000PentiumPro:5,500,000i4004:2,300M6800:4,000i8086:28,000i80286:134,000m68020:190,000i80386DX:275,000m68030:273,000i80486DX:1,200,000m68040:1,170,000Pentium:3,300,000PowerPC604:3,600,000PowerPC620:6,900,000“Itanium”:15,950,000PentiumII:7,500,000微處理器的性能100G10GGiga100M10MMegaKilo1970 1980 1990 2000 2010PeakAdvertised

Performance(PAP)Moore’s

LawRealApplied

Performance(RAP)

41%Growth80808086802868038680486PentiumPentiumProMoore定律

性能價格比在過去的20年中，改進了1,000,000倍在今后的20年中，還將改進1,000,000倍很可能還將持續(xù)40年等比例縮小(Scaling-down)定律等比例縮小(Scaling-down)定律1974年由Dennard提出（IEEEJournalofSolid-stateCircuits,1974,9)基本指導思想是：保持MOS器件內(nèi)部電場不變：恒定電場規(guī)律，簡稱CE律等比例縮小器件的縱向、橫向尺寸，以增加跨導和減少負載電容，提高集成電路的性能電源電壓也要縮小相同的倍數(shù)恒定電場定律的問題閾值電壓不可能縮的太?。〞痣娐房垢蓴_減弱，漏電流增加，不利于動態(tài)結(jié)點電平的保持，而且引起靜態(tài)功耗增加）源漏耗盡區(qū)寬度不可能按比例縮小電源電壓標準的改變會帶來很大的不便（提出片內(nèi)限壓器）恒定電壓等比例縮小規(guī)律(簡稱CV律)保持電源電壓Vds和閾值電壓Vth不變，對其它參數(shù)進行等比例縮小按CV律縮小后對電路性能的提高遠不如CE律，功耗延遲積只降低k倍，而且采用CV律會使溝道內(nèi)的電場大大增強，由此帶來一系列問題，對器件可靠性造成影響（功耗密度增加了k3,引起器件散熱困難、金屬連線的電遷移等）。CV律一般只適用于溝道長度大于1m的器件，它不適用于溝道長度較短的器件。準恒定電場等比例縮小規(guī)則，縮寫為QCE律CE律和CV律的折中，本世紀采用的最多隨著器件尺寸的進一步縮小，強電場、高功耗以及功耗密度等引起的各種問題限制了按CV律進一步縮小的規(guī)則，電源電壓必須降低。同時又為了不使閾值電壓太低而影響電路的性能，實際上電源電壓降低的比例通常小于器件尺寸的縮小比例器件尺寸將縮小倍，而電源電壓則只變?yōu)樵瓉淼?倍根據(jù)等比例縮小定律,集成電路的速度等參數(shù)飛速提高,但實際上,由于各種寄生效應(yīng)不能等比例縮小,因此集成電路性能也不能等比例提高,影響集成電路性能提高的主要因素有:(1)互連金屬在整個集成電路中所占的芯片面積越來越大,有的甚至高達80%以上,互連線的電阻和寄生電容對電路性能的影響變得越來越嚴重,因此需要開發(fā)新型的互連金屬和互連絕緣介質(zhì)材料.(2)由于小尺寸器件內(nèi)部電場的增強,載流子速度會達到飽和,使電路性能下降.(3)隨著器件尺寸的縮小,漏源寄生串聯(lián)電阻迅速增大,對電路性能造成嚴重的負面影響.(4)電源電壓降低,寄生結(jié)電容增大,影響電路的速度.(5)由于寄生結(jié)電容的分壓,使施加在器件上的電壓進一步降低,影響電路的速度.

微電子技術(shù)的

三個發(fā)展方向21世紀硅微電子技術(shù)的三個主要發(fā)展方向特征尺寸繼續(xù)等比例縮小集成電路(IC)將發(fā)展成為系統(tǒng)芯片(SOC)微電子技術(shù)與其它領(lǐng)域相結(jié)合將產(chǎn)生新的產(chǎn)業(yè)和新的學科，例如MEMS、DNA芯片等微電子技術(shù)的三個發(fā)展方向157nm13nm投影電子束光刻（SCALPEL）工作原理互連技術(shù)與器件特征尺寸的縮小（資料來源：SolidstateTechnologyOct.,1998）Motorata開發(fā)的六層Cu互連結(jié)構(gòu)（1998）

隨著tgate

的縮小，柵泄漏電流呈指數(shù)性增長超薄柵氧化層柵氧化層的勢壘GSD直接隧穿的泄漏電流柵氧化層厚度小于3nm后tgate大量的晶體管

限制：tgate~3to2nm柵介質(zhì)的限制柵介質(zhì)的限制

等效柵介質(zhì)層的總厚度：

Tox>1nm+t柵介質(zhì)層

Tox

t多晶硅耗盡

t柵介質(zhì)層

t量子效應(yīng)++

由多晶硅耗盡效應(yīng)引起的等效厚度:t多晶硅耗盡

0.5nm

由量子效應(yīng)引起的等效厚度:t量子效應(yīng)0.5nm～～

限制：等效柵介質(zhì)層的總厚度無法小于1nm隨著器件縮小致亞50納米尋求介電常數(shù)大的高K材料來替代SiO2SiO2無法適應(yīng)亞50納米器件的要求柵介質(zhì)的限制SiO2（＝3.9）SiO2/Si界面硅基集成電路發(fā)展的基石得以使微電子產(chǎn)業(yè)高速和持續(xù)發(fā)展SOI(Silicon-On-Insulator:

絕緣襯底上的硅)技術(shù)SOI技術(shù)的優(yōu)點完全實現(xiàn)了介質(zhì)隔離,徹底消除了體硅CMOS集成電路中的寄生閂鎖效應(yīng)速度高集成密度高工藝簡單減小了熱載流子效應(yīng)短溝道效應(yīng)小,特別適合于小尺寸器件體效應(yīng)小、寄生電容小，特別適合于低壓器件SOI材料價格高Smartcutsol材料已經(jīng)有日本、法國、美國等幾家公司開始生產(chǎn)襯底浮置表層硅膜質(zhì)量及其界面質(zhì)量SOI技術(shù)的缺點隧穿效應(yīng)SiO2的性質(zhì)柵介質(zhì)層Tox<1納米量子隧穿模型高K介質(zhì)?雜質(zhì)漲落器件溝道區(qū)中的雜質(zhì)數(shù)僅為百的量級統(tǒng)計規(guī)律新型柵結(jié)構(gòu)?電子輸運的渡越時間～碰撞時間介觀物理的輸運理論?溝道長度L<50納米L源漏柵Toxp型硅n+n+多晶硅NMOSFET

柵介質(zhì)層新一代小尺寸器件問題帶間隧穿反型層的量子化效應(yīng)電源電壓1V時，柵介質(zhì)層中電場約為5MV/cm，硅中電場約1MV/cm考慮量子化效應(yīng)的器件模型?…...可靠性0.1umSub0.1um2030年后，半導體加工技術(shù)走向成熟，類似于現(xiàn)在汽車工業(yè)和航空工業(yè)的情況誕生基于新原理的器件和電路集成電路走向系統(tǒng)芯片SOCSystemOnAChip集成電路走向系統(tǒng)芯片IC的速度很高、功耗很小，但由于PCB板中的連線延時、噪聲、可靠性以及重量等因素的限制，已無法滿足性能日益提高的整機系統(tǒng)的要求IC設(shè)計與制造技術(shù)水平的提高，IC規(guī)模越來越大，已可以在一個芯片上集成108~109個晶體管分立元件集成電路IC

系統(tǒng)芯片SystemOnAChip(簡稱SOC)將整個系統(tǒng)集成在一個微電子芯片上在需求牽引和技術(shù)推動的雙重作用下系統(tǒng)芯片(SOC)與集成電路(IC)的設(shè)計思想是不同的，它是微電子技術(shù)領(lǐng)域的一場革命。集成電路走向系統(tǒng)芯片六十年代的集成電路設(shè)計微米級工藝基于晶體管級互連主流CAD：圖形編輯VddABOut八十年代的電子系統(tǒng)設(shè)計PEL2MEMMathBusControllerIOGraphics

PCB集成工藝無關(guān)系統(tǒng)亞微米級工藝依賴工藝基于標準單元互連主流CAD:門陣列標準單元集成電路芯片世紀之交的系統(tǒng)設(shè)計SYSTEM-ON-A-CHIP深亞微米、超深亞微米級工藝基于IP復用主流CAD：軟硬件協(xié) 同設(shè)計MEMORYCache/SRAMorevenDRAMProcessor

CoreDSP

ProcessorCoreGraphicsMPEGVRAMMotionEncryption/DecryptionSCSIEISAInterfaceGlueGluePCIInterfaceI/OInterfaceLANInterfaceSOC是從整個系統(tǒng)的角度出發(fā)，把處理機制、模型算法、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計緊密結(jié)合起來，在單個芯片上完成整個系統(tǒng)的功能SOC必須采用從系統(tǒng)行為級開始自頂向下(Top-Down)地設(shè)計SOC的優(yōu)勢嵌入式模擬電路的Core可以抑制噪聲問題嵌入式CPUCore可以使設(shè)計者有更大的自由度降低功耗，不需要大量的輸出緩沖器使DRAM和CPU之間的速度接近集成電路走向系統(tǒng)芯片SOC與IC組成的系統(tǒng)相比，由于SOC能夠綜合并全盤考慮整個系統(tǒng)的各種情況，可以在同樣的工藝技術(shù)條件下實現(xiàn)更高性能的系統(tǒng)指標若采用IS方法和0.35m工藝設(shè)計系統(tǒng)芯片，在相同的系統(tǒng)復雜度和處理速率下，能夠相當于采用0.25~0.18m工藝制作的IC所實現(xiàn)的同樣系統(tǒng)的性能與采用常規(guī)IC方法設(shè)計的芯片相比，采用SOC完成同樣功能所需要的晶體管數(shù)目可以有數(shù)量級的降低集成電路走向系統(tǒng)芯片21世紀的微電子將是SOC的時代SOC的三大支持技術(shù)軟硬件協(xié)同設(shè)計：Co-DesignIP技術(shù)界面綜合(InterfaceSynthesis)技術(shù)集成電路走向系統(tǒng)芯片軟硬件Co-Design面向各種系統(tǒng)的功能劃分理論(FunctionPartationTheory)計算機通訊壓縮解壓縮加密與解密集成電路走向系統(tǒng)芯片IP技術(shù)軟IP核：SoftIP(行為描述)固IP核：FirmIP(門級描述，網(wǎng)單)硬IP核：HardIP(版圖)通用模塊CMOSDRAM數(shù)?；旌希篋/A、A/D深亞微米電路優(yōu)化設(shè)計：在模型模擬的基礎(chǔ)上，對速度、功耗、可靠性等進行優(yōu)化設(shè)計最大工藝榮差設(shè)計：與工藝有最大的容差集成電路走向系統(tǒng)芯片InterfaceSynthesisIP+GlueLogic(膠連邏輯)面向IP綜合的算法及其實現(xiàn)技術(shù)集成電路走向系統(tǒng)芯片MEMS技術(shù)和DNA芯片MEMS技術(shù)和DNA芯片微電子技術(shù)與其它學科結(jié)合，誕生出一系列嶄新的學科和重大的經(jīng)濟增長點MEMS(微機電系統(tǒng))：微電子技術(shù)與機械、光學等領(lǐng)域結(jié)合DNA生物芯片：微電子技術(shù)與生物工程技術(shù)結(jié)合目前的MEMS與IC初期情況相似集成電路發(fā)展初期，其電路在今天看來是很簡單的，應(yīng)用也非常有限，以軍事需求為主集成電路技術(shù)的進步，加快了計算機更新?lián)Q代的速度，對中央處理器（CPU）和隨機存貯器（RAM）的需求越來越大，反過來又促進了集成電路的發(fā)展。集成電路和計算機在發(fā)展中相互推動，形成了今天的雙贏局面，帶來了一場信息革命現(xiàn)階段的微系統(tǒng)專用性很強，單個系統(tǒng)的應(yīng)用范圍非常有限，還沒有出現(xiàn)類似的CPU和RAM這樣量大而廣的產(chǎn)品MEMS器件及應(yīng)用汽車工業(yè)安全氣囊加速計、發(fā)動機壓力計、自動駕駛陀螺武器裝備制導、戰(zhàn)場偵察（化學、震動）、武器智能化生物醫(yī)學疾病診斷、藥物研究、微型手術(shù)儀器、植入式儀器信息和通訊光開關(guān)、波分復用器、集成化RF組件、打印噴頭娛樂消費類游戲棒、虛擬現(xiàn)時眼鏡、智能玩具頭發(fā)與MEMS蜘蛛腿與MEMS火柴與微汽車火柴與微傳感器MEMS技術(shù)和DNA芯片微電子與生物技術(shù)緊密結(jié)合的以DNA(脫氧核糖核酸)芯片等為代表的生物工程芯片將是21世紀微電子領(lǐng)域的另一個熱點和新的經(jīng)濟增長點它是以生物科學為基礎(chǔ)，利用生物體、生物組織或細胞等的特點和功能，設(shè)計構(gòu)建具有預(yù)期性狀的新物種或新品系，并與工程技術(shù)相結(jié)合進行加工生產(chǎn)，它是生命科學與技術(shù)科學相結(jié)合的產(chǎn)物具有附加值高、資源占用少等一系列特點，正日益受到廣泛關(guān)注。目前最有代表性的生物芯片是DNA芯片MEMS技術(shù)和DNA芯片采用微電子加工技術(shù)，可以在指甲蓋大小的硅片上制作出包含有多達10萬種DNA基因片段的芯片。利用這種芯片可以在極快的時間內(nèi)檢測或