半導體集成電路第6章單溝道MOS邏輯集成電路課件

第六章單溝道MOS邏輯集成電路內容提要1：各種單溝道MOS倒相器的結構分析、性能分析2：不同倒相器之間的比較3：單溝道MOS邏輯集成電路的構成MOS邏輯集成電路是繼雙極型晶體管集成電路獲得應用之后迅速發(fā)展的另一類型集成電路。由于采用電壓控制型器件MOSFET，比之雙極型集成電路，其突出優(yōu)點是功耗低，占用芯片面積小，因此其集成度高，功耗小。這正好符合了集成電路的發(fā)展方向。可以廣泛應用于航天，微處理機，空間技術，軍事系統(tǒng)等領域。最早出現(xiàn)的MOS邏輯集成電路是P溝MOS電路。其突出的優(yōu)點是制作容易成本低，但速度低，電源電壓高。對一個MOS門電路，其狀態(tài)的改變取決于對柵電容的充放電。因此速度及扇出都受柵電容的影響。這也是早期MOS電路的發(fā)展較緩的原因之一。隨著工藝技術的發(fā)展，出現(xiàn)了NMOS電路。由于電子表面遷移率較空穴表面遷移率高出兩倍，因此在同樣的幾何尺寸下。NMOS管的導通能力大大增強，意味著其工作速度更快。另外，由于NMOS管閾值電平較低，其電源電壓也相應降低。因此，目前NMOS電路得到解決了廣泛的應用。從表中可以看出，綜合各方面的參數(shù)考慮，MOS電路，特別是CMOS電路是最符合現(xiàn)代電子技術發(fā)展的集成電路。TTLECLI2LE/DMOSHMOSCMOSPC(mw)10250.0410.410-2～10-3

tpd(ns)1022540.525電路優(yōu)值10050140.22.5×10-1～10-2

電源(V)5-5.20.84～82～43～15邏輯擺幅30.80.63～71～33～15幾種數(shù)字門電路的典型電特性在本篇的內容之先，我們已學過雙極型邏輯電路，而在電路形式上，MOS電路與雙極電路有相似之處，我們可以參照雙極電路來分析MOS電路。另外，MOSFET是多子元件，是壓控元件，而雙極管是少子元件，電流控制元件。因此，MOS電路不需考慮少子存貯效應，而主要考慮電容效應，而對壓控電件，理論扇出為無窮，但實際上負載能力受電容負載的限制。此外，MOSFET還具有襯底偏置效應，在電路分析中，應注意其特點。在接觸到MOS電路之先，我們回顧一下MOS管的基本知識。MOSFET有四種類型：結構種類工作方式柵壓特點P溝道增強型負易制造工作、速度慢耗盡型難于制造N溝道增強型正制造復雜、速度快

耗盡型正負均可可在零柵壓下工作在邏輯電路中，總是希望不另附加偏置電路，即在輸入“0”狀態(tài)時輸入管（驅動管）截止，而輸入“1”電平時，輸入管導通，因而輸入管毫無例外地采用增強型管。

三、特性分析類似于雙極型晶體管倒相器，我們也以其電壓傳輸特性來描述MOS倒相器的靜態(tài)特性。對負載RL：VO=VDD―ILRL

對MOS管：飽和區(qū)非飽和區(qū)空載條件下IL=ID聯(lián)立求解，可得VO

～Vi關系采用圖解法因IDS=IL，將負載線VDD-VDS

～IL畫在TI輸出特性曲線中，得到一系列交點，每一點對應一組（VO、Vi），列于VO～Vi坐標中，得到VO～Vi曲線。從中可以看出：Vomax=VDD；Vomin與RL

有關，為減小VOL則RL盡可能大；過渡區(qū)特性與RL有關，RL越大，過渡區(qū)越窄。四、特點：從電特性來看，電阻負載MOS倒相器要求RL越大越好，特別是在集成電路中，由于盡量采用最小面積MOS管，使得其導通電阻RMOS相當大，這對集成化很不利，因而除了在大跨導MOS電路中，一般都不使用。1、基本電路：2、電路原理：以一個飽和MOSFET代替大電阻RL飽和條件下：VDS

>VGS–VT不考慮襯底效應時

（VSB≠0時，△VT≠0。襯底效應）

VDSL=VGSL滿足VDSL>VGSL–VT故為飽和負載3、特性分析：a：電壓傳輸特性圖解法：先找出負載線VDSL～IDSL依據(jù)IDSL=IDSI

VO=VDSI=VDD－VDSL將負載線畫出在TI的輸出特性曲線中，得到一系列交點。于是每一個交點對應一組VO、Vi值，將其聯(lián)立曲線，便得到電壓傳輸特性曲線。

b：輸出特性按照IDSI=IDSL=KL(VGSL-VTL)2當Vi

=0時：TI截止

IDSI=IDSL=0此時，TL也截止

VDSL=VTL

V0=VDD

–VTL存在一個閾值損失

當Vi繼續(xù)上升，使得TI進入非飽和狀態(tài)傳輸特性進入非線性區(qū)以VOH=VDD-VTL歸一化

當Vi

進一步增大時，輸出VOL此時VO?VOH

換一種表達方式：

比較VOH

，VOL由于VOL由兩管跨導之比決定，故稱有比電路。c．直流噪聲容限與TTL電路類似

增大

，VDD

可提高噪聲容限。設忽略TL

管電流初始，TI飽和導通：VO>Vi–VT由于CL放電，VO下降至VO<Vi–VT

飽和區(qū)放電時間：非飽和區(qū)放電時間：總下降時間：引入歸一化下降時間常數(shù)：

且

則：

設計應用：VOH/VOL15～20欲降低下降時間，應提高輸入管跨導，即K因子，亦即寬長比，還應減小邏輯擺幅，增加電壓因子（VOH–VT）。上升時間：Vi“1”→“0”此時：VI

截止，VL飽和引入歸一化時間常數(shù)：

欲降低上升時間，應提高負載管跨導，即寬長比，增加電壓因子（VDD–VT），減小邏輯擺幅。

降低靜態(tài)功耗與提高速度是矛盾的，因此，不能單純從速度或功耗衡量電路的性能優(yōu)劣，一般以其乘積來衡量，稱為電路優(yōu)值。4．E/EMOS倒相器設計：先根據(jù)工藝及速度要求決定（W/L）L，再由VOL決定（W/L）I，再驗證是否滿足功耗及噪容要求。5．特點：a．有比電路，集成度不高；b．高電平時，TL臨界導通，上升速度慢；c．存在閾值損失?！欤?３E/E非飽和負載MOS倒相器

1、基本電路：2、電路分析：a、滿足：VGG>VDD+VT則：VOH=VDD消除了閾值損失

由：VGG>VDD+VTVDD<VGG–VTVDS<VGS–VT始終處于非飽和區(qū)。一、基本電路

非飽和倒相器T1，T2的基礎上加上自舉電容Cb和預充電管T3組成。CS是寄生電容。二、電路原理

瞬態(tài)條件下：利用電容兩端電壓不能突變的特性，將輸出端電位的瞬態(tài)變化反映到負載管T2的柵極。T3管對A點預充電，直到VA升高至T3截止。VA=VDD-VT31、閾值損失問題當Vi由“1”跳變至“0”時：T1截止，由于T3對A預充電壓VA=VDD-VT，使T2導通，VO上升，設輸出VO上升很快，則Cb兩端電位不能突變，VO的上升被Cb耦合到A點，使A點電位升高。VGG2=VA=(VDD-VT3)+δVOδ稱自舉率。只要設計使得VGG2=(VDD-VT3)+δVO>VDD+VT2

就可以克服閾值損失。此時：VOH=VDDVDD–VT3+δVDD>VDD+VT2于是克服閾值損失的條件：δ>注意VT2，VT3應考慮襯底偏置效應。2、低電平問題當Vi由“0”跳變到時“1”時，T1導通，VO下降，此時，VO下降也會反映到VA，顯然，VA下降將導致T2導通較差，這對于低電平是有利的。注意穩(wěn)態(tài)條件下：VA=VDD-VT3T2工作于飽和狀態(tài)顯然：VOH=VDD-VT2-VT3故自舉負載倒相器適宜于動態(tài)運用3、工作速度問題當Vi由“1”跳變至“0”時，T1截止，T2導通，VO上升。VO的上升被Cb耦合到A點：VA=VDD-VT2+δVO=VGG2即隨著VO的上升，負載管的柵極電位被抬高，因此導通能力增加，上升速度加快，故有利于提高電路的速度。三．特點1．消除了閾值損失；2．提高了速度；3．βR要求不大，有利于提高集成度。四．改進增加電位提供管T4；穩(wěn)態(tài)：VOH=VDD-VT4

或者增加一高阻值電阻R；穩(wěn)態(tài)：VOH=VDD§６-４E/ＤMOS倒相器E/EMOS飽和負載電路存在三大缺點，于是提出了非飽和負載，自舉電路進行改進。就自舉電路來說，性能已得到很大改進，但電路卻復雜了，特別是引入電容，增加了面積，因此不是最佳方案。仔細分析可看出，E/EMOS倒相器的缺點均與增強型負載管有關，如為提供充電電流，TL的柵極與電源相連，因此造成了閾值損失。從結構上進一步改進，出現(xiàn)了E/DMOS倒相器，獲得了成功。一、基本電路二、電路原理采用耗盡元件作負載，在零柵壓下，TD可導通，于是沒有閾值損失。上升過程中，如果TD飽和導通（VDS>VGS-VT）則：IDSL=KD（VGS-VTD）2=KDVTD2

與VDS無關，具有恒流特性，因而具有不隨時間而變的向負載電容充電的電流，速度得到了改進。

三．靜態(tài)分析1、輸出特性：Vi=“0”時TE截止TD導通VOH=VDD

Vi=“1”時TD飽和TE非飽和KE[2（VDD-VTE）VOL-VOL2]=KDVTD2VOL與VTD、VTE、KE/KD有關，且更強烈依賴于VTD?？梢酝ㄟ^調節(jié)VTD來控制VOL，故基本上可以看作無比電路

2、傳輸特性采用圖解法作出電壓傳輸特性曲線VO~Vi先作出負載管伏—安特性曲線

I~（VDD-VO）隱含VO再反映到驅動管輸出特性曲線I~（Vi-VO）隱含Vi，VO得到一系列（Vi，VO）的工作點，將工作點描在Vi，VO坐標系，便得到VO~Vi關系曲線。分段討論：AB段：Vi≤VTE，TE截止，TD非飽和導通

VOH=VDDBC段：TE飽和，TD非飽和

IDSE=IDSD

拋物線關系CD段：TD，TE均飽和

VDSE，VDSD均與Vi無關，故VO與Vi無關，因此垂直下降DE段：TD飽和，TE非飽和，非線性下降幾點結論：1、傳輸特性與關系不大，基本上是無比電路；2、VTD對傳輸特性影響很大，VTD越小，傳輸特性越好，但VTD太小要影響速度，且受襯底效應影響，可能出現(xiàn)溝道消失，從而影響VOH。通常，IDSD太大，功耗大，影響電路優(yōu)值，IDSD太小，速度慢，因此應適當選擇。3、直流噪聲容限嚴格地計算關門電平與開門電平：令可得到兩個點Vi1，Vi2。

稱單位增益點。上單位增益點在BC段：關門電壓：下單位增益點在DE段：開門電壓:均與VTE，VTD，有關，且VNML與VNMH的設計存在矛盾。實際上，我們希望VNML，VNMH均大，因此存在一個最佳設計。注意轉折電壓與VTE，VTD，有關，而最佳抗干擾設計對應于一般VTE取1V，考慮速度，功耗，低電平，以及襯底效應等，一般取VTD=-2V，這樣可取1~2。

四．瞬態(tài)特性分析方法與E/EMOS倒相器完全一致。上升過程：Vi由“1”跳變到“0”，TE截止，TD導通，VDD通過TD對CL充電。下降過程：Vi由“0”跳變到“1”，TE、TD均導通，CL通過TE放電。下降時間：由于CL瞬態(tài)電流很大，忽略IDSD，這樣ic=IDSE，與E/EMOS倒相器下降時間完全一致。上升時間：Vi=“0”，TE截止，TD導通VDSD=VDD－VO當VO<VDD+VTD時VDSD>VGSD-VTD

因而TD處于飽和區(qū)當VO>VDD+VTD時VDSD<VGSD-VTD

因而TD處于非飽和區(qū)故：設VDD+VTD>0.9VDD，則：tr=tr1=0.8CLVDD/ION≈CLVDD/ION

與VTD有關，考慮襯底偏置效應：隨VO增加，ΔVTD↑，VTD↑，ION下降當VO=0時：VTD=VTDO當VO=VOH=VDD時：VTD=VTDO+ΔVTD（VDD）在計算中，通常取其平均值VTD=VTDO+ΔVTD（VDD）五．電路優(yōu)值平均靜態(tài)功耗：

與KD，VTD有關，設計中，由于VTD受多因素的限制（工藝，速度等），往往通過改變KD，而不是改變VTD來調節(jié)功耗，而KD的改變則是調節(jié)的問題了。瞬態(tài)功耗：設忽略下降時間，則倒相器工作于開關狀態(tài)時最大工作頻率為：總功耗：平均延遲時間：電路優(yōu)值：六．特點1．消除了閾值損失，VOH=VDD，可在低電源電壓下工作；2．采用耗盡型負載，負載電流恒定，速度快；3．盡管仍為有比電路，但調節(jié)VTD可保證VOL的要求，因而可提高集成度；4．直流噪容大，抗干擾能力強；5．功耗增大。

七．E/DMOS倒相器設計

1．確定VTE，VTDVTE的選取主要考慮抗干擾能力

它可以比E/E電路取得高些，以提高低電平抗干擾能力；VTD主要考慮襯底效應下功能具備功能，并在速度與功耗之間作出折衷。2．確定KD通常首先是滿足速度指標，再考慮功耗3．確定KE（）對VOL，要求大于某值；對VSW，要求在某范圍（VSW=VTE）。兩者矛盾時，先照顧VOL。而對抗干擾能力作出一定的犧牲?！?-5靜態(tài)MOS電路

我們已經(jīng)介紹了幾種MOS倒相器，本節(jié)在此基礎上再介紹一些基本的單元電路，這些單元電路是LSI中的常用單元。值得注意的是，本節(jié)中介紹的場為N溝MOS電路，因而采用正邏輯，對于P溝電路，一般采用負邏輯。根據(jù)摩根定理，正邏輯的“與”相當于負邏輯的“或”。因此，只要進行邏輯變換，這里的討論同樣適于P溝電路。

靜態(tài)MOS電路有三個特點：1、可在直流電壓下工作，當完成一個邏輯功能后，只要條件不變，其結果可長期穩(wěn)定保存；2、電路形式與雙極型電路類似；3、各種復雜電路可分解為基本倒相器電路。靜態(tài)MOS門電路的構成原則：1、輸入管串連構成“與”邏輯，輸入管并聯(lián)構成“或”邏輯。2、共用負載。3、原則上，單管門邏輯仍然適用。按照這三條基本原則，靜態(tài)MOS門電路可以方便的設計其邏輯關系a．與非門，與門電路形式：邏輯關系：

F=特點：輸入管串聯(lián)，VOL∝，因此要求TA，TB有更小的等效阻抗，即，應用更大的，因此串聯(lián)數(shù)目一般在三個以下。與非門后加一級倒相器即為與門。b．或非門，或門電路形式：邏輯關系：

特點：