第08章門(mén)電路和組合邏輯電路_第1頁(yè)
第08章門(mén)電路和組合邏輯電路_第2頁(yè)
第08章門(mén)電路和組合邏輯電路_第3頁(yè)
第08章門(mén)電路和組合邏輯電路_第4頁(yè)
第08章門(mén)電路和組合邏輯電路_第5頁(yè)
已閱讀5頁(yè),還剩86頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

主講教§8.1數(shù)字電路電子電路中的模擬信時(shí)間和數(shù)值連續(xù)

模擬

數(shù)字§8.1數(shù)字電路脈沖信號(hào)的波形脈沖是一種躍變信號(hào),并且實(shí)際矩形波的AA

脈沖幅信號(hào)變化的最脈沖上升沿脈沖下脈沖正脈 負(fù)脈5 00V V

5V 0V 5V平值比初始電平

平值比初始電平§8.2晶體管的開(kāi)關(guān)狀狀

K Uo輸出高

Uo晶體管的三種工IC/43

放大

160μ120μ80μ

截止 U

IB40μUCE/ 三極管是數(shù)字電作在飽和區(qū)或截止區(qū)分立元件門(mén)門(mén)電路的基本件號(hào)不能夠通件號(hào)不能夠通過(guò)“門(mén)門(mén)電路輸入信號(hào)輸 輸信 信門(mén)電路的輸入和輸出信號(hào)用電平

與門(mén)(與邏輯A、B、C都滿(mǎn)足一定條件時(shí) Y才發(fā)生

與門(mén)的邏輯&A&YC或門(mén)(或邏輯 Y就發(fā)生燈Y亮的條件A CE邏輯

A、B、C都為或門(mén)的邏輯1A1 C非門(mén)(非邏輯 Y不發(fā) Y發(fā) 燈YA不接 Y

燈YA非門(mén)的邏輯1 1二極管與門(mén)輸入AABC

Y000003030033300303330333與門(mén)真ABCY00000010010001101000101011001111電電電二極管或門(mén)

0000005050055500505550555R或門(mén)真ABCY00000011010101111001101111011111晶體管非門(mén)5工作狀態(tài)5

Y-加負(fù)電源為了可

AYAY0110 與門(mén)電本 或門(mén)電電

不同組 組合 電 非門(mén)電

R

YAB BC

非與非邏輯真ABCY00010011010101111001101111011110全“1”出“0”, “0”出思考TTLTTL以CT7400為例講解。CT7400在一個(gè)四個(gè)相同的與非&&&&&&&&

TTL與非門(mén)的電路如圖所示,該電路由三個(gè)

VT2、R2R3VT2、R2R3組成。1.輸入部分的VT1R1為與AB

23

A

3.輸出3.輸出級(jí)為器,由VT3VD4、VT5R4組成。

TTL是指輸入級(jí)是是晶體管構(gòu)成的邏輯電路

R R4

VCCAB

1.6

此VT2及VT5截止

VCC=UR2

UBE3+UD4+UO=VCC-UR2-UBE3-UD4=5-0-0.7- R

VT1AB

1.6

VD

出端流出,這輸出電流IOH,也UAUB

IB1UB1

VTVT IR2IB3VT3、VD4飽和RAB1.6 3?IR3

A=B=1,VTUO

兩個(gè)發(fā)射結(jié)都,于是VCC通過(guò)、VT1 1VCC1 1VCC1ABIR3UA=UB=

IB1=UB1

VT2飽UB2

VT5飽UB5

UC2 VT3、VD4截TTLTTLUof(UIUO/V4 3

UI/V指一個(gè)門(mén)能帶同&&&&&對(duì)TTLNO前后級(jí)之間的電輸輸入高電平&前級(jí)輸出高前級(jí)流出IOH&前級(jí)流出IOH&流IiL&&流IiL&&前級(jí)輸出低流入前級(jí)I流入前級(jí)IOL灌電平均傳輸延遲時(shí)oo

tt

平均傳輸延遲 1 pd注意:下降三態(tài)輸出與非門(mén)&A&YE圖形三態(tài)輸出與非門(mén)控制端輸入輸出端AB00110111011100XX高用途:三態(tài)門(mén)主要作為T(mén)TL電路與總線(xiàn)的接口電E1E1E2E3總線(xiàn)此時(shí)接受的輸G1、G3阻狀§8.5CMOSPPDD DDN溝N溝

對(duì)CMOS電路S工作原

截SDD 輸出DD 導(dǎo)YY

電Y=0很很

電Y=1很很CMOS或非門(mén)管串 負(fù)載N溝道增強(qiáng)型

導(dǎo) 截

導(dǎo)截CMOS傳輸門(mén)SS控制 CSSD

D控制 C傳輸門(mén)導(dǎo) uO=C CCMOS傳輸門(mén)電路

11CCMOS電路的1、靜態(tài)功耗?。ㄖ挥?.01mW)2、允許電源電壓范圍寬(318V)3、扇出系數(shù)大,抗噪容§8.6邏輯邏輯代數(shù)運(yùn)算在邏輯代數(shù)“1”、“0”表示兩種狀態(tài)邏輯代數(shù)表示與運(yùn)邏輯代數(shù)中基本

或運(yùn)非運(yùn)基本運(yùn)算 A?0=0? AAA?1=1?AAA?AAAAAAA0AA1AAAA+A=AAAAAAAA運(yùn)算交換 10.11.A?B=B?結(jié)合律12ABC=(ABC=A13.A+B+C=A+(B+C)分配律14

A(AB)AABAABAABAB(AB)(AB)摩根

ABAAB邏輯函數(shù)的表示邏輯函 Y=(A、B、C A、B、C是輸入變量,Y是輸出變量

等方法描舉重裁判電 A主裁制按

副裁判有當(dāng)主裁判按下按鈕A,同時(shí)至少有一名副裁Y=1指示燈亮,Y=0表示指示燈Y=(A、B、邏輯函數(shù)的表示一、邏輯真以表格的形式表舉重裁判電路的輸輸YABC00000000111001010011100101110111“與”、“或”、“非”等邏輯運(yùn)算的組表示邏輯函數(shù)的輸入與輸出的關(guān)系的邏輯狀態(tài)關(guān)系B 舉重裁判電路的CY=A(B三、邏輯“與”“或”、“非”等相應(yīng)的邏輯符Y=A(B與門(mén)Y=Y(jié)1BCBC1&YY1=B最小

在n變量邏輯函數(shù)中,若m為包n個(gè)因子的乘積n個(gè)變量均一次,稱(chēng)m為該組變量的最小項(xiàng)。例如:A、B、C ABCABCABCABCABC 共8個(gè)最小項(xiàng)(23個(gè)n個(gè)變量共有2n個(gè)最 ABCABCABCABCABC 如最

去一個(gè)因任意兩個(gè)最小項(xiàng)的乘積為全體最小項(xiàng)之和為0101B 01CD

四變量卡 填=0100函數(shù)只 一

C

ACD

CD 輸輸 輸輸AB 0F(A,B,C)ABCABCABC 10 10 11 11 1111100000

BCA0A1

用卡諾圖表示邏 對(duì)應(yīng)位置寫(xiě)邏輯函數(shù)的應(yīng)用邏輯代數(shù)運(yùn)并項(xiàng)應(yīng)用AA1ABAB例:試用并項(xiàng)法Y2ABACDABACDY3ABCACBCY4BCDBCDBCDY2ABACDABACDA(BCD)A(BCD)BCDY3ABCACBCABC(AB)C(AB)C(AB)C(BC(AB)CCY4BCDBCDBCDBCDB(CDCD)B(CDB(CD)B(CD)應(yīng)用BBAAA與某乘積項(xiàng)相如YABACBCABACBC(AABACABCAB(1C)AC(1B)AB(3)利用AAB如

可將ABY1(ABC)ABDY2ABABCABDAB(CABD(CD)(4)消項(xiàng)ABACBCABAC將BC項(xiàng)消如:YACDAB)EAB(CD)(AB)EACD(5)利用AABA

將AB中的因子 消去如 Y1BABCBY2AACDAA(CDACD(6)加項(xiàng)利用AAA加入相同項(xiàng)后如YABCABCABCABCABCBC(AA)AC(BBC應(yīng)用卡諾圖用卡諾圖化簡(jiǎn)的思想就是利用基本定律ABAB把互反的變量消去,使兩個(gè)乘積項(xiàng)合并為一個(gè)乘積項(xiàng)利用卡諾圖化簡(jiǎn)的①將取值為“1”的相鄰小方格圈成矩形,相鄰小方格包括最行與最下行及最左列與最右列同列 兩端的兩個(gè)小方格②所圈取值為“1”的相鄰2n個(gè)③圈的個(gè)數(shù)應(yīng)最少,圈內(nèi)小方格個(gè)數(shù)應(yīng)盡可能多④每圈一個(gè)新的圈時(shí),必須包含至少一個(gè)從未圈過(guò)的最小項(xiàng)⑤每一個(gè)取值為“1”的小方格可被圈多次⑥相鄰的兩項(xiàng)可合并為一項(xiàng),并消去一⑦例1: m(1,4,5,7,9,13,15

0101

11 11 YBDCD例2: 111BD 1

CD11111111010110111YACDBCBD組合邏輯電路的分析組合邏輯電路的步驟邏輯邏輯邏輯邏輯代數(shù)真值分功1AX1AX&&&&X& &

YY2BXBAB&X&YY2AABBABAB真值輸輸Y 011011YABABA

組合邏輯電路的組合電路設(shè)計(jì)的步邏要邏要代數(shù)例:旅客列車(chē)分特快、直快設(shè)A、B、C分別代表特開(kāi)車(chē)信號(hào)分別為YA、YB1111解:由題中給出的邏輯要求,列邏輯1111ABC00000000011000001000000001001101111100110101YYAABCABCABCYAYBYCYAYAYBYCYAABCABCABCABABBYABCABCBYYC C例:有三個(gè)輸入變量A、B、C1時(shí),給出一解:根據(jù)要求寫(xiě)出邏輯狀態(tài)ABCY00000010010001111000101111011110根據(jù)直值表,可YYABCABCYYABCABCABCABCABCABCBB根據(jù)上面的邏輯AAC&&&&&&&Y加法二進(jìn)十進(jìn)制數(shù)N進(jìn)制數(shù)

DDKiNKiNi

表示BKiBKi如(101.11)2

表示1220211201211半加“半加”

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論