多路變換器突破1MHz頻率極限

多路變換器突破 1MHz頻率極限多路變換器突破 1MHz頻率極限類(lèi)別：電源技術(shù)■國(guó)際整流器公司處理器電源組 JohnLambert來(lái)源：《電子產(chǎn)品世界》多路變換器突破 1MHz頻率極限微處理器和外圍設(shè)備對(duì)功率的要求日益提高，但直接從交流-直流變換器獲取功率是不太可能的。與此同時(shí)，對(duì)電壓的要求越來(lái)越苛刻，為了獲得快速瞬變響應(yīng)，還要求最大限度地減少電源與負(fù)載之間的距離，這樣，分布式電源結(jié)構(gòu)(見(jiàn)圖1)變得熱門(mén)起來(lái)。分布式電源結(jié)構(gòu)允許設(shè)計(jì)人員將整個(gè)系統(tǒng)中少量的標(biāo)準(zhǔn)電壓線路分門(mén)別類(lèi)使用直流-直流變換器逐步升高或降低電壓，最終獲得所需的輸出電壓。以前，由于工作電流通常低于30A，向微處理器供電的直流-直流變換器一般由單路標(biāo)準(zhǔn)或同步補(bǔ)償變換器組成。不過(guò)，如今的處理器工作電流超過(guò)了30A，并將呈指數(shù)增長(zhǎng)，單路補(bǔ)償變換器已無(wú)法有效地向新一代處理器供電，因?yàn)椋嚎刂戚敵雒}動(dòng)電流需要更高的電感而增加電感來(lái)減少脈動(dòng)電流會(huì)延長(zhǎng)瞬變響應(yīng)時(shí)間為了避免功率浪費(fèi)，需要設(shè)置散熱裝置解決集中功率耗散問(wèn)題為控制高電流而并聯(lián)MOSFET，需要克服電流均分與充足的供電電流的沖突新型方法多路變換器正逐步取代單路變換器。圖 2是一個(gè)四路電路結(jié)構(gòu)。通過(guò)并聯(lián)多路插入式變換器，可減少每路的峰值電流，并改善以下參數(shù)：脈動(dòng)電流最小化輸入脈動(dòng)電流輸出脈動(dòng)電流降低無(wú)源元件的參數(shù)值輸入電容輸出電感輸出電容減少瞬變響應(yīng)時(shí)間多路變換器的輸入脈動(dòng)電流可能是連續(xù)的，也可能是間斷的，主要取決于路的數(shù)量、相移及變換器的負(fù)載周期。通常，用路數(shù)除以360o得到相移值，負(fù)載周期是VOUT/VIN的比值。圖3是一個(gè)四路變換器的輸入脈動(dòng)電流波形圖。無(wú)論是連續(xù)的還是間斷的，多路變換器的輸入脈動(dòng)電流總是低于單路的傳統(tǒng)變換器。只要選擇合適的相移，最糟糕的輸入脈動(dòng)電流也只會(huì)近似于單路峰值輸出電流。減少輸入脈動(dòng)電流后，變換器就可采用較少數(shù)量的輸入電容器。多路變換器從輸入電容器處獲得所有脈沖輸入電流，從而增加了輸入脈動(dòng)頻率，又可進(jìn)一步減少輸入電容器數(shù)量。同步補(bǔ)償電路的輸出脈動(dòng)電流通常設(shè)為輸出峰值電流的30%。圖4是90o相移四路變換器的輸出脈動(dòng)電流實(shí)例。每路的輸出脈動(dòng)電流匯總到輸出電容器，從而可抵消脈動(dòng)。相移及路數(shù)決定抵消的程度。對(duì)于同樣的輸出電感設(shè)計(jì)，脈動(dòng)抵消減少了輸出電容的峰值-峰值輸出脈動(dòng)電流，從而可減少無(wú)源輸出元件的參數(shù)值。設(shè)計(jì)人員可以減少輸出電容器的數(shù)量，同時(shí)維持原有的輸出電感；也可以減少每路的輸出電感，同時(shí)維持原有的輸出電流脈動(dòng)指標(biāo)。匯總的輸出脈動(dòng)電流所增加的脈動(dòng)頻率，視路數(shù)不同而不同。減少瞬變響應(yīng)時(shí)間對(duì)多路變換器至關(guān)重要。每路的輸出電感處于并聯(lián)狀態(tài)，可減少有效輸出電感，并聯(lián)路數(shù)不同，效果也有所不同。因此，n-路多路變換器可減少輸出電路瞬變響應(yīng)時(shí)間，n值越大，瞬變時(shí)間越短。以下是兩種改善瞬變響應(yīng)能力的方案。方案一是在負(fù)載瞬變過(guò)程中設(shè)置較大的輸出電壓變量，因?yàn)闇p少的輸出脈動(dòng)電壓只消耗一小部分輸出電壓允許總誤差值。方案二是通過(guò)減少每路輸出電感來(lái)增加輸出電流脈動(dòng)比率，因?yàn)槎嗦冯娐分械妮敵雒}動(dòng)電流較低。在500kHz以上運(yùn)作多路變換器抵消了脈動(dòng)頻率效果，從而在變換器設(shè)計(jì)中可采用更低的電感值，使用更少的電容器。高工作頻率還允許設(shè)計(jì)人員全部使用表面貼裝元件，從而可減少大多數(shù)元件的尺寸，也可縮小印刷電路板。不過(guò)，提高工作頻率會(huì)增加MOSFET開(kāi)關(guān)損耗，從而降低效率。有尺寸限制的變換器通常選用200kHz-300kHz的工作頻率。超過(guò)這一范圍，MOSFET的開(kāi)關(guān)損耗就會(huì)明顯增加，而無(wú)源元件的尺寸和數(shù)量卻不會(huì)明顯減少。要顯著減少無(wú)源元件的尺寸，變換器需要工作在1MHz頻率以上。突破1MHz運(yùn)作頻率極限MOSFET技術(shù)的進(jìn)步為變換器以1MHz工作鋪平了道路。圖5是同步補(bǔ)償電路及Q1(驅(qū)動(dòng)FET)和Q2(同步FET)功率損耗的簡(jiǎn)化方程式。顯然，Vin或頻率對(duì)Q1開(kāi)關(guān)損耗有決定性的影響,而Iout對(duì)Q2的導(dǎo)通損耗有重要影響。最佳的驅(qū)動(dòng)FET應(yīng)具有最低的QSWITCHxRDS(ON)值。Qswitch是柵極臨界值，為柵-源電荷與柵-漏極電荷之和(Qgs2+Qgd)。最佳的同步FET則要求低RDS(ON)耦合Cdv/dt的抗擾性。由于Q2漏極與變換器開(kāi)關(guān)節(jié)點(diǎn)相連，它成為地與Vin之間過(guò)渡的橋梁。隨著Q1的開(kāi)啟和關(guān)閉，漏極電壓的變化dV/dt會(huì)以電容形式耦合到Q2柵，感應(yīng)出一個(gè)足以導(dǎo)通MOSFET的電壓脈沖值，形成短路電流。因此，必須最大限度地減少Q(mào)gd/Qgs1的比率(柵-漏極電荷/單位柵-源極電荷臨界值)，以減少導(dǎo)通Cdv/dt的可能性。國(guó)際整流器公司的直流-直流優(yōu)化IRLR8103及IRLR8503可滿足上述MOSFET芯片組的特定標(biāo)準(zhǔn)。IRLR8503具有低至65的QSWITCHxRDS(ON)值(D-Pak封裝)，是最佳的高頻Q1MOSFET。IRLR8103具有極低的RDS(ON)(4.5Vgs下通常為8mΩ，Qgd/Qgs1比率為0.8，是理想的Q2MOSFET。優(yōu)越于分離式方案多路系統(tǒng)往往要求更多的元件，因而與傳統(tǒng)的單路設(shè)計(jì)相比，需要更多的主板空間和更復(fù)雜的設(shè)計(jì)。國(guó)際整流器公司通過(guò)將每路所需的全部電源、驅(qū)動(dòng)器和無(wú)源元件集成在單一的多芯片模塊 (MCM)上，解決了上述問(wèn)題。與同類(lèi)分離式方案相比，在單一封裝內(nèi)集成所有元件可節(jié)約主板空間50%以上，并免除了所有重要的布局設(shè)計(jì)(見(jiàn)圖6)，進(jìn)而減少了寄生電容和電感。寄生元件減少后，多