精選數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)題

精選數(shù)字電子技術(shù)根底復(fù)習(xí)題PAGE第第2頁共3頁復(fù)習(xí)題一、填空題(48)10=()２=()16=()8421BCD=()余三碼2023個1異或的結(jié)果為。三態(tài)門的輸出是1態(tài)、和。一個8線-3線編碼器，當(dāng)輸入時，輸出代碼是。假設(shè)將一個異或門〔輸入為A、B〕當(dāng)作反相器來使用，那么輸入A、B端。邏輯函數(shù)式，其反函數(shù)。555定時器可以組成、、。用5級觸發(fā)器組成20進(jìn)制計(jì)數(shù)器，其無效狀態(tài)個數(shù)為。9.一個四位二進(jìn)制減法計(jì)數(shù)器，其狀態(tài)初始值為1010，經(jīng)過100個時鐘周期以后，該計(jì)數(shù)器的狀態(tài)值為。10.如(110011)2為有符號數(shù)，那么其反碼為，補(bǔ)碼為11〔1A〕16=()２=()8=()10=()8424BCD個201同或的結(jié)果為。三態(tài)門的輸出可以并聯(lián)使用，實(shí)現(xiàn)功能14.一個8線-3線優(yōu)先編碼器，輸入高電平有效，Y7最優(yōu)先，當(dāng)Y0Y1Y2Y3Y4Y5Y6Y7=01101110時，輸出代碼是。15.四個邏輯變量共有個邏輯相鄰項(xiàng)165個觸發(fā)器構(gòu)成環(huán)形計(jì)數(shù)器，共有個有效狀態(tài)。174個邏輯變量；一共構(gòu)成個最小項(xiàng)。18.用5級觸發(fā)器組成扭環(huán)形計(jì)數(shù)器，其無效狀態(tài)個數(shù)為個。19.一個四位二進(jìn)制加法計(jì)數(shù)器，其狀態(tài)初始值為1010，經(jīng)過100個時鐘周期以后，該計(jì)數(shù)器的狀態(tài)值為。20.如(1100100)2為有符號數(shù)，那么其反碼為，補(bǔ)碼為。二、判斷題1．假設(shè)兩個函數(shù)具有不同的邏輯函數(shù)式，那么兩個邏輯函數(shù)必然不相等?！病?．三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓?！病?.時序邏輯電路的特點(diǎn)是：電路任一時刻的輸出狀態(tài)與同一時刻的輸入信號有關(guān)，與原有狀態(tài)沒有任何的聯(lián)系〔〕4.編碼與譯碼是互逆的過程?！病?.同步時序電路具有統(tǒng)一的時鐘CLK控制?！病?.時序邏輯電路在某一時刻的輸出狀態(tài)與該時刻之前的輸入信號無關(guān)?！病?.D觸發(fā)器的特性方程為Q*=D，與Q無關(guān)，所以它沒有記憶功能?！病?.用數(shù)據(jù)選擇器可實(shí)現(xiàn)時序邏輯電路。〔〕9.16位輸入的二進(jìn)制編碼器，其輸出端有4位?！病?0.時序電路不含有記憶功能的器件?！病橙?、分析設(shè)計(jì)題1.用公式法化簡式子2.利用3線-8線譯碼器74HC138和門電路產(chǎn)生如下函數(shù)。3.假設(shè)主從SR觸發(fā)器的CLK、S、R的電壓波形如圖中所示，試畫出輸出信號的波形，假定觸發(fā)器的初始狀態(tài)為Q=0。4.利用時序邏輯電路分析方法分析以下圖所示時序邏輯電路的邏輯功能，判斷能否自啟動。5.分析右以下圖所示計(jì)數(shù)器電路，說明這是多少進(jìn)制的計(jì)數(shù)器；兩片之間是多少進(jìn)制；利用此方法實(shí)現(xiàn)75進(jìn)制的計(jì)數(shù)器，畫出對應(yīng)的電路圖〔，芯片已給出〕，其中計(jì)數(shù)器74160的功能表如下所示見左以下圖所示。、分析與設(shè)計(jì)6、如圖1，組合邏輯電路〔1〕寫出Y1、Y2的邏輯表達(dá)式〔2〕列出真值表〔3〕分析邏輯功能圖1

7.用與非門設(shè)計(jì)一個3變量的多數(shù)表決電路，當(dāng)輸入變量A、B、C有2個或2個以上為1時輸出為1，輸入為其它狀態(tài)時輸出為0。要求：〔1〕、列出真值表；〔2〕、寫出輸出邏輯函數(shù)式；〔3〕用74LS138和與非門實(shí)現(xiàn)畫出電路圖；〔4〕用74LS153實(shí)現(xiàn)。畫出電路圖：74LS138和74LS153符號圖如圖2〔圖2圖48、圖4所示是用維持阻塞結(jié)構(gòu)D觸發(fā)器組成的脈沖分頻電路。試畫出在6個CLK脈沖〔自己畫脈沖〕作用下輸出端Y對應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)Q=0〔8分〕9、74LS161為四位同步二進(jìn)制計(jì)數(shù)器，其功能如下表1所示〔15分〕表1CPEPET工作狀態(tài)X0XXX置010XX預(yù)置數(shù)X1101保持X11X0保持〔但C=0〕1111計(jì)數(shù)分析以下圖5所示電路，說明它是多少幾進(jìn)制計(jì)數(shù)器？簡述理由如要改為100進(jìn)制計(jì)數(shù)器，如何改動電路，畫出電路圖。圖510.如圖10，組合邏輯電路：〔1〕寫出Y1、Y2的邏輯表達(dá)式〔2〕列出真值表〔3〕分析邏輯功能圖11圖211、分析如圖11所示電路的邏輯功能，分別1〕寫出電路的驅(qū)動方程，2)狀態(tài)方程和輸出方程，3)寫出電路狀態(tài)轉(zhuǎn)換表，4)說明電路功能3、74LS161為四位同步二進(jìn)制計(jì)數(shù)器，其功能如下表1所示表1CPEPET工作狀態(tài)X0XXX置010XX預(yù)置數(shù)X1101保持X11X0保持〔但C=0〕1111計(jì)數(shù)分析以下圖12所示電路，說明A=1和A=0時,它是分別幾進(jìn)制計(jì)數(shù)器？簡述理由如要改為A=1時構(gòu)成5進(jìn)制，A=0時構(gòu)成9進(jìn)制計(jì)數(shù)器，如何改動電路，畫出電路圖。圖12圖134.(10分)如圖13.用八選一數(shù)據(jù)選擇器74LS151S實(shí)現(xiàn)邏輯函數(shù)。Y=AC'D+A'B'CD+BC'5.如圖14.畫出Q端的波形圖。設(shè)初始狀態(tài)Q為0。圖14一、填空題1.(36)10=()2=()162數(shù)字電路分成兩大類，一類是，另一類是3當(dāng)邏輯函數(shù)有n個變量時，共有個變量取值組合。4〔1A〕16=()8421BCD5．邏輯函數(shù)式F〔A，B，C，D〕=，它的最簡與或式等于6.N個觸發(fā)器組成的計(jì)數(shù)器最多可以組成進(jìn)制的計(jì)數(shù)器。7A+A=8..A+1=二選擇題1、測得某門電路輸入A、B和輸出Y的波形如以下圖所示，那么Y的表達(dá)式是()。A、B、C、D、2、2k×8位的RAM需要的地址線數(shù)〔〕。A、10條B、11條C、12條D、13條3、隨機(jī)存儲器具有()。A、只有寫功能B、只有讀功能C、無讀寫功能D、既有讀功能，又有寫功能4、如下圖電路的功能/名稱是〔〕A、施密特觸發(fā)器B、單穩(wěn)態(tài)觸發(fā)器C、觸發(fā)器D、多諧振蕩器5、一個4位二進(jìn)制加法計(jì)數(shù)器，由0狀態(tài)開始，經(jīng)過100個輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為()A0100B、 C、1 D、6、與圖1所示波形相對應(yīng)的真值表是()。三1寫出如圖2所示電路Y的邏輯表達(dá)式。圖22..邏輯函數(shù)Y的波形如圖3所示，試求Y的真值表和邏輯函數(shù)式。圖33．分析圖4時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，分析邏輯功能.圖44、。用74LS138和與非門實(shí)現(xiàn)一個全加器。圖574LS138圖形符號如圖5所示。5、分析圖6給出的電路，說明這是多少進(jìn)制的計(jì)數(shù)器，請說明理由。74160的功能表見表1。圖6表174160功能表CLKRD’LD’EPET工作狀態(tài)X0XXX置010XX預(yù)置數(shù)X1101保持X11X0保持〔但C=0〕1111計(jì)數(shù)一填空題1、與(10000111)8421BCD等值的二進(jìn)制數(shù)是。2、以下圖所示電路中，假設(shè)輸入時鐘脈沖CP的頻率為40kHz，那么輸出Z的頻率為。3、函數(shù)的反函數(shù)______，對偶式F’=_______。41+A=5、RAM存儲器由、存儲矩陣和組成。6、(1A)16=()107對100個信號采用二進(jìn)制編碼至少需要位8JK觸發(fā)器具有四種功能二單項(xiàng)選擇題1、以下電路中，不屬于時序邏輯電路的是()。A、移位存放器B、環(huán)形計(jì)數(shù)器C、一位全加器D、十進(jìn)制計(jì)數(shù)器2、用555定時器構(gòu)成的施密特觸發(fā)器，電源電壓為VCC，假設(shè)電壓控制端外接固定電壓為VCO，那么其正向閾值電壓與負(fù)向閾值電壓為()。A、VT+=VCC，VT-=VCCB、VT+=VCC，VT-=VCCC、VT+=VCC，VT-=VCCD、VT+=VCO，VT-=VCO3、測得某門電路輸入A、B和輸出Y的波形如以下圖所示，那么Y的表達(dá)式是()。A、B、C、D、4、2k×8位的RAM需要的地址線數(shù)〔〕。A、10條B、11條C、12條D、13條5、隨機(jī)存儲器具有()。A、只有寫功能B、只有讀功能C、無讀寫功能D、既有讀功能，又有寫功能6、如下圖電路的功能/名稱是〔〕A、施密特觸發(fā)器B、單穩(wěn)態(tài)觸發(fā)器C、觸發(fā)器D、多諧振蕩器7、一個4位二進(jìn)制加法計(jì)數(shù)器，由0狀態(tài)開始，經(jīng)過100個輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為()A0100B、 C、1 D、8、與圖1所示波形相對應(yīng)的真值表是()。圖19、一個4位二進(jìn)制加法計(jì)數(shù)器，由狀態(tài)開始，經(jīng)過個輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為〔〕。A、B、1 C、0 D、、欲設(shè)計(jì)一個100進(jìn)制的計(jì)數(shù)器，所需觸發(fā)器的個數(shù)最少是：〔〕。Ａ、8Ｂ、１６Ｃ、7Ｄ、100三分析設(shè)計(jì)題1、試用8選1數(shù)據(jù)選擇器設(shè)計(jì)一個三人表決電路。當(dāng)表決某提案時，多數(shù)人同意，提案通過；否那么，提案被否決。CT74LS161為四位同步二進(jìn)制加法計(jì)數(shù)器，其功能如下表所示，要求：用CT74LS161實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器〔初始值為0000〕，要求畫出接線圖?！睠T74LS161邏輯符號如下圖〕?！卜椒ú幌蕖矯T74LS161CT74LS161CPQ0Q1Q2Q3COD0CTTCTPCRLDD1D2D3CRLDCP工作狀態(tài)X0XXX置010XX預(yù)置數(shù)X1101保持X11X0保持〔但C=0〕1111計(jì)數(shù)3時序電路如以下圖所示(設(shè)初始狀態(tài)=00)?！?〕寫出電路的驅(qū)動方程和狀態(tài)方程；〔2)說明電路是幾進(jìn)制計(jì)數(shù)器。4、以下Y函數(shù)要求：〔1〕用八選一選擇器實(shí)現(xiàn)函數(shù)Y〔2〕列出真值表；〔3〕用卡諾圖化簡為最簡與或式.PAGE5圖5復(fù)習(xí)題二一、填空題1、〔3F〕16==〔〕8421BCD2、十進(jìn)制加法計(jì)數(shù)器現(xiàn)時的內(nèi)容為Q3Q2Q1Q0=0110，經(jīng)過133個時鐘脈沖作用后，其內(nèi)容為。3..一個D/A轉(zhuǎn)換器，滿刻度電壓為20V，需要在其輸出端分辨出0.5mV的電壓，那么至少需要位二進(jìn)制數(shù).4補(bǔ)碼是〔101101〕補(bǔ)對應(yīng)的十進(jìn)制數(shù)是〔〕.5、要構(gòu)成容量為2K×8的RAM，需要片容量為256×4的RAM。二、分析與設(shè)計(jì)題1、設(shè)計(jì)3變量的多數(shù)表決電路，當(dāng)輸入變量A、B、C有2個或2個以上為1時輸出為1，輸入為其它狀態(tài)時輸出為0。要求：〔1〕、列出真值表；〔2〕、寫出輸出邏輯函數(shù)表達(dá)式；〔3〕用3-8譯碼器或者74LS153實(shí)現(xiàn)該邏輯電路：〔芯片74LS138、74LS153如以下圖2所示〕圖22.、圖3所示是用維持阻塞結(jié)構(gòu)D觸發(fā)器組成的脈沖分頻電路。試畫出在6個CP脈沖〔自己畫脈沖〕作用下輸出端Q1.Q2.及Y對應(yīng)的電壓波形。設(shè)觸發(fā)器的初始狀態(tài)Q=0圖33.、74LS161為四位同步二進(jìn)制計(jì)數(shù)器，其功能如下表1所示表1CPEPET工作狀態(tài)X0XXX置010XX預(yù)置數(shù)X1101保持X11X0保持〔但C=0〕1111計(jì)數(shù)試根據(jù)上表詳細(xì)說明74LS161的功能分析以下圖4所示電路，說明它是多少幾進(jìn)制計(jì)數(shù)器？簡述理由〕如要改為二十五進(jìn)制計(jì)數(shù)器，如何改動電路，畫出電路圖。圖44.圖5所示，用555定時器構(gòu)成的電路：〔1〕.簡述電路工作原理〔2〕試求：計(jì)算輸出正脈沖的寬度、振蕩周期和頻率和占空比?！?〕畫出和的波形。〔設(shè)二極管VD正向?qū)〞r電阻為零，反向截止時電阻為無窮大〕.++圖55.、.分析如圖5所示電路的功能，寫出驅(qū)動方程；狀態(tài)方程，輸出方程；寫出狀態(tài)表；畫出狀態(tài)轉(zhuǎn)換圖；說明電路的邏輯功能，并判斷能否自啟動？圖56、.A,B,C,D是一個8421BCD碼的四位，假設(shè)此碼表示的數(shù)字X符合X小于3或X大于6時，那么輸出為1，否那么為0，試用“與非門〞實(shí)現(xiàn)其邏輯功能。三選擇題1、以下電路中，不是時序電路的是〔〕A、計(jì)數(shù)器B、觸發(fā)器C、隨機(jī)存儲器D、全加器2、將正弦波轉(zhuǎn)換為同頻率的矩形波應(yīng)采用〔〕.A、多諧振蕩器B、單穩(wěn)態(tài)觸發(fā)器C、施密特觸發(fā)器D、計(jì)數(shù)器3.一個四位二進(jìn)制減法計(jì)數(shù)器的初始值為1001，經(jīng)過100個時鐘脈沖作用后其值為〔〕A、1100B、0100C、1100D、01014、n個觸發(fā)器構(gòu)成的計(jì)數(shù)器，最多構(gòu)成〔〕進(jìn)制的計(jì)數(shù)器A、nB、2nC、2n-1D、2n5、隨機(jī)存儲器具有〔〕A、只有讀功能B、只有寫功能C、既有讀功能又有寫功能D、無讀寫功能6.欲構(gòu)成1K×8容量的RAM,可用256×4容量的RAM芯片的片數(shù)為〔〕A、8B、4C、16D、67反碼〔1011101〕反對應(yīng)的十進(jìn)制數(shù)是〔〕A、-29B、-34C、-18D、228、與十進(jìn)制數(shù)〔19〕10等值的余3BCD碼是〔〕A、(00101100)余3BCDB、(01001100)余3BCDC、(00110101)余3BCDD、(01011010)余3BCD9、存儲容量為8K×8位的ROM存儲器，其地址線為〔〕條。A、8B、12C、13D、1410.由555定時器構(gòu)成的施密特觸發(fā)器，當(dāng)VCC=12V且外接控制電壓Vcon=6V時，的值分別為〔〕。A、12V，8V，4VB、6V，3V，3VC、6V，4V，2VD、8V，4V，4V11、一個八位D/A轉(zhuǎn)換器的最小電壓增量為0.01V,當(dāng)輸入代碼為10010001時，輸出電壓為〔〕V。A、1.28B、1.54C、1.45D、1.5612、在四變量卡諾圖中，邏輯上不相鄰的一組最小項(xiàng)為：〔〕A、m1與m3B、m4與m6C、m5與m13D、m2與m813、L=AB+C的對偶式為：〔〕A、A+BC；B、〔A+B〕C；C、A+B+C；D、ABC；14.在任何情況下，或非運(yùn)算的結(jié)果是邏輯0的門電路是〔〕A全部輸入為0；B.全部輸入為1；C任一輸入為0，其他輸入為1；D.任一輸入為115邏輯函數(shù).F=AB+BC+CA中最小項(xiàng)的個數(shù)有〔〕A3B.4C.5D616.一個16選1的數(shù)據(jù)選擇器，其地址端有〔〕A1B.2C.4D.1617.JK觸發(fā)器，設(shè)原狀態(tài)Q=0，要求時鐘脈沖作用后，次態(tài)Q*=1,那么JK為〔〕AJ=1,K=1B.J=1K=0C.J=1K=×