中職 數(shù)字電路第2章 集成門(mén)電路電子課件

第2章集成門(mén)電路2.1概述2.2TTL與非門(mén)電路2.3CMOS門(mén)電路2.4接口電路2.1概述數(shù)字電路中用高、低電平表示二值邏輯的1和0。獲得高、低電平的基本方法如圖所示。如果以輸出的高電平表示邏輯1，以低電平表示邏輯0，則稱(chēng)這種表示方法為正邏輯；反之，若以輸出的高電平表示0，而以低電平表示1，則稱(chēng)這種表示方法為負(fù)邏輯。高電平是一種狀態(tài)，而低電平是另一種狀態(tài)，它們表示的是一定的電壓范圍。邏輯門(mén)電路是指能夠?qū)崿F(xiàn)各種基本邏輯關(guān)系的電路，簡(jiǎn)稱(chēng)“門(mén)電路”或邏輯元件。各種邏輯門(mén)均可用半導(dǎo)體器件來(lái)實(shí)現(xiàn)。最基本的門(mén)電路是與門(mén)、或門(mén)和非門(mén)。利用與、或、非門(mén)就可以構(gòu)成各種邏輯門(mén)。按照電路組成的不同，門(mén)電路分為分立元件門(mén)電路和集成門(mén)電路。分立元件門(mén)電路是由二極管、三極管等分立元器件為主組成的電路，特點(diǎn)是抗干擾能力弱、帶負(fù)載能力低、體積大、可靠性差，目前已很少使用。集成電路（IntegratedCircuit）是將構(gòu)成電路的所有的元件和連線都制作在同一塊半導(dǎo)體基片上。它具有體積小、重量輕、抗干擾能力和帶負(fù)載能力強(qiáng)等優(yōu)點(diǎn)，因而迅速取代了分立元件電路。集成電路分模擬和數(shù)字兩大類(lèi)。在數(shù)字集成邏輯電路中，常以“門(mén)”為最小單位，可按其“集成度”（一定大小的芯片上所含門(mén)的數(shù)量多少）分成如下幾種。小規(guī)模集成電路（SmallScaleIntegrating,SSI），一塊芯片上含1～50個(gè)門(mén)。中規(guī)模集成電路（MediumScaleIntegrating,MSI），一塊芯片上含50～100個(gè)門(mén)。大規(guī)模集成電路（LargeScaleIntegrating,LSI），一塊芯片上含100～10000個(gè)門(mén)。超大規(guī)模集成電路（VeryLargeScaleIntegrating,VLSI），一塊芯片上含～個(gè)門(mén)。根據(jù)制造工藝的不同，集成電路又分為雙極型和單極型兩類(lèi)。如果集成邏輯門(mén)是以雙極型晶體管（電子和空穴兩種載流子均參與導(dǎo)電）為基礎(chǔ)的，則稱(chēng)為雙極型集成邏輯門(mén)電路。它的主要類(lèi)型有晶體管—晶體管邏輯門(mén)（Transisitor-TransistorLogic,TTL），高閾值邏輯門(mén)（HighThresholdLogic,HTL），射極耦合邏輯門(mén)（EmitterCoupledLogic,ECL），集成注入邏輯門(mén)（IntegratedInjectionLogic,IL）。其中TTL電路是目前雙極型數(shù)字集成電路中用得最多的一種。如果集成邏輯門(mén)是以單極型晶體管（只有一種極性的載流子：電子或空穴）為基礎(chǔ)的，則稱(chēng)為單極型集成邏輯門(mén)電路。目前應(yīng)用得最廣泛的是金屬—氧化物—半導(dǎo)體場(chǎng)效應(yīng)管邏輯電路（MetalOxideSemiconductor,MOS）。衡量門(mén)電路的性能指標(biāo)1.傳輸延遲時(shí)間（TransmissionDelayTime）2.功耗（PowerDissipation）3.邏輯電平（LogicLevel）4.閾值電壓（ThresholdVoltage）5.噪聲容限（NoiseMargin）6.扇入（Fan—In），扇出(Fan—Out)7.工作溫度范圍（OperatingTemperatureRange）2.2TTL與非門(mén)電路

2.2.1TTL與非門(mén)的電氣特性典型TTL與非門(mén)電路由三部分組成：輸入級(jí)。由多發(fā)射極晶體管VT1和電阻R1組成。實(shí)現(xiàn)與邏輯關(guān)系。中間級(jí)。由VT2和R2、R3組成。在VT2集電極和發(fā)射極獲得兩個(gè)相位相反的信號(hào)，驅(qū)動(dòng)下一級(jí)電路。輸出級(jí)。由VT3、VT4、VT5和R4、R5組成。

當(dāng)電路輸入全部為高電平時(shí)，輸出為低電平，稱(chēng)電路處于開(kāi)啟狀態(tài)；輸入中有一個(gè)或一個(gè)以上為低電平時(shí)，電路輸出為高電平，稱(chēng)電路處于關(guān)閉狀態(tài)。它們之間的邏輯關(guān)系為：電路中各管工作狀態(tài)見(jiàn)下表輸入輸出VT1VT2VT3VT4VT5全為高電平低電平倒置運(yùn)用飽和微通截止飽和有一個(gè)或以上為低電平高電平深飽和截止微飽和導(dǎo)通截止2.2.2TTL與非門(mén)的電氣特性

1.電壓傳輸特性典型TTL與非門(mén)電路的輸出電壓vO隨輸入電壓vI變化的關(guān)系曲線稱(chēng)為電壓傳輸特性曲線。見(jiàn)下圖。

電壓傳輸特性曲線分為AB、BC、CD、DE四段

AB段，稱(chēng)為傳輸特性曲線的截止區(qū)。此時(shí)，vI≤0.6V，輸出電壓vO保持高電平VOH，vO不隨vI變化。BC段，稱(chēng)為傳輸特性曲線的線性區(qū)。此時(shí)，0.6V≤vI≤1.3V，vO隨vI增加而線性減小。CD段，稱(chēng)為傳輸特性曲線的轉(zhuǎn)折區(qū)。vI在1.4V左右變化，隨vI的微小增加，vO迅速下降至低電平VOL。DE段，稱(chēng)為傳輸特性曲線的飽和區(qū)。vI

>1.4V，vO保持低電平VOL，不隨vI變化。與電壓傳輸特性曲線相關(guān)的常用參數(shù)(1)輸出高、低電平VOH、VOL。(2)輸入高、低電平VIH、VIL。(3)關(guān)門(mén)電平VOFF、開(kāi)門(mén)電平VON。(4)輸入信號(hào)噪聲容限。包括輸入信號(hào)高電平噪聲容限VNH和低電平噪聲容限VNL。

2.輸入特性門(mén)電路輸入電流隨輸入電壓的變化關(guān)系稱(chēng)為門(mén)電路的輸入特性，其特性曲線見(jiàn)下圖。其中，vI=0時(shí)的輸入電流IIL稱(chēng)為輸入短路電流，用IIS表示；輸入高電平時(shí)的輸入電流IIH稱(chēng)為輸入漏電流。3.輸入負(fù)載特性門(mén)電路輸入電壓vI隨輸入端對(duì)地外接電阻RI變化的關(guān)系曲線，稱(chēng)為輸入負(fù)載特性。在RI較小的情況下，vI隨RI的增大而幾乎同步變化；當(dāng)vI上升到一定數(shù)值（約1.4V），由于VT2、VT5的發(fā)射結(jié)同時(shí)導(dǎo)通，VT1基極電位將被鉗位而不再發(fā)生變化。此時(shí)vI將不再隨RI的增大而變化，二者的上述變化規(guī)律將不再成立。4.輸出負(fù)載特性TTL與非門(mén)電路輸出電壓vO與輸出電流iO之間的關(guān)系稱(chēng)為輸出特性。根據(jù)門(mén)電路輸出高、低電平時(shí)，TTL門(mén)電路的帶負(fù)載能力，分為以下兩種情況。①輸出低電平電流IOL。IOL是門(mén)電路輸出低電平時(shí)流入門(mén)電路輸出端的電流，如圖(a)所示。典型值IOLmax=8.0mA。IOLmax是當(dāng)門(mén)電路輸出低電平時(shí)允許負(fù)載灌入門(mén)電路輸出端電流的上限值，稱(chēng)其為門(mén)電路帶灌電流負(fù)載的能力。②輸出高電平電流IOH。IOH是門(mén)電路輸出高電平時(shí)流出門(mén)電路輸出端的電流，如圖

(b)所示。典型值IOHmax=-0.4mA。IOHmax是當(dāng)門(mén)電路輸出高電平時(shí)允許負(fù)載拉出門(mén)電路輸出端電流的上限值，稱(chēng)其為門(mén)電路帶拉電流負(fù)載的能力。5.功耗以下兩個(gè)參數(shù)決定芯片的功耗PCC

(1)輸出低電平電源電流ICCL，是門(mén)電路輸出為低電平時(shí)的電源電流。

(2)輸出高電平電源電流ICCH，是門(mén)電路輸出為高電平時(shí)的電源電流。尖峰電流將導(dǎo)致電源平均功耗增大且對(duì)電路形成噪聲源。所以，電路在工作(特別是高頻工作)時(shí)，不能忽略動(dòng)態(tài)尖峰電流的影響。6.平均傳輸延遲時(shí)間tpd平均傳輸延遲時(shí)間tpd表示，它定義為導(dǎo)通延遲時(shí)間tPHL與截止延遲時(shí)間tPLH的平均值，即tpd=(tPHL+tPLH)/2。功耗PCC與平均傳輸延遲時(shí)間tpd是一對(duì)矛盾：減小tpd會(huì)引起PCC的增大。因此，僅用tpd或PCC表征數(shù)字集成電路的性能是片面的，常用“功耗延遲積”即“PCC

·tpd”衡量數(shù)字集成電路的性能。該乘積越小越好。PCC

·tpd也被稱(chēng)為“功耗速度積”。

2.2.3與非門(mén)產(chǎn)品介紹將若干個(gè)門(mén)電路，經(jīng)集成工藝制作在同一芯片上，加上封裝，引出管腳，便可構(gòu)成TTL集成門(mén)電路組件。根據(jù)其內(nèi)部包含門(mén)電路的個(gè)數(shù)、同一門(mén)輸入端個(gè)數(shù)、電路的工作速度、功耗等，又可分為多種型號(hào)。部分常用中小規(guī)模TTL門(mén)電路的型號(hào)及功能如下表所示。型號(hào)邏輯功能74LS00四—2輸入與非門(mén)74LS10三—3輸入與非門(mén)74LS20二—4輸入與非門(mén)74LS308輸入與非門(mén)第1部分第2部分第3分第4部分第5部分型號(hào)前級(jí)工作溫度符號(hào)范圍器件系列器件品種封裝形式符號(hào)意義符號(hào)意義符號(hào)意義符號(hào)意義符號(hào)意義CTSN中國(guó)制造的TTL類(lèi)美國(guó)TEXAS公司5474－55～+125℃0～+70℃HＳLSＡＳＡＬＳＦＡＳ標(biāo)準(zhǔn)高速肖特基低功耗肖特基先進(jìn)肖特基先進(jìn)低功耗肖特基快捷肖特基阿拉伯?dāng)?shù)字器件功能WBFDPJ陶瓷扁平塑封扁平全密封扁平陶瓷雙列直插塑料雙列直插黑陶瓷雙列直插TTL器件型號(hào)由五部分組成，其符號(hào)和意義如下表所示。

下圖為四2輸入與非門(mén)電路74LS00(該集成電路內(nèi)部包含四個(gè)與非門(mén)電路，每個(gè)與非門(mén)有2個(gè)輸入端)的外引線功能圖和邏輯符號(hào)。2.2.４其他功能TTL門(mén)電路兩個(gè)TTL門(mén)的輸出端并聯(lián)使用的后果：

a.輸出電平既非“1”(3.6V)，也非“0”(0.3V)，而是兩者之間的某個(gè)值，導(dǎo)致邏輯混亂。

b.輸出級(jí)電流遠(yuǎn)大于正常值，導(dǎo)致功耗劇增，可能使門(mén)電路燒毀。

將多個(gè)門(mén)電路的輸出端并聯(lián)起來(lái)得到的邏輯關(guān)系，稱(chēng)為線邏輯。線邏輯包括線與(Wired-AND)和線或(Wired-OR)邏輯。

1.集電極開(kāi)路門(mén)（OC門(mén)）

OC門(mén)的組成：將原TTL與非門(mén)電路中的

VT5管集電極開(kāi)路，并取消了集電極電阻。為保證電路正常工作，必須外接一個(gè)電阻RL與電源VCC相連，稱(chēng)為上拉電阻。

OC門(mén)實(shí)現(xiàn)與非邏輯功能：

兩個(gè)OC門(mén)電路并聯(lián)在一起，可以完成“線與”邏輯功能。輸出F與輸入A、B、C、D之間的邏輯關(guān)系為：

OC門(mén)電路，能夠完成與或非的邏輯關(guān)系。為了保證OC門(mén)電路的正常工作，必須合理選擇上拉電阻RL的大小。

2.三態(tài)門(mén)（TSL門(mén)）

三態(tài)門(mén)有三種輸出狀態(tài)：輸出高電平、低電平、高阻狀態(tài)(也稱(chēng)為禁止?fàn)顟B(tài)、開(kāi)路狀態(tài))。

上圖中(a)為內(nèi)部電路，(b)為邏輯符號(hào)。除正常輸入端A、B，輸出端F外，增加了控制端口C:C=1，電路完成正常與非功能；C=0時(shí)，輸出端對(duì)地呈現(xiàn)高阻狀態(tài)。將C稱(chēng)為控制端或使能端。這是一種控制端為高電平有效的電路。另外一種電路，當(dāng)控制端C為0時(shí)，實(shí)現(xiàn)與非功能；C=1時(shí)，輸出端對(duì)地呈現(xiàn)高阻狀態(tài)，其邏輯符號(hào)見(jiàn)圖(c)所示。三態(tài)門(mén)的基本用途是在數(shù)字系統(tǒng)中構(gòu)成總線(Bus)。

a.單向總線。

b.雙向總線。

當(dāng)C=1時(shí)，門(mén)G1正常工作，門(mén)G2處于高阻狀態(tài)，信號(hào)經(jīng)門(mén)G1送至傳輸線上；當(dāng)

C=0時(shí)，門(mén)G2正常工作，門(mén)G1處于高阻狀態(tài)，傳輸線上的信號(hào)經(jīng)門(mén)G2進(jìn)行傳遞。2.2.５TTL門(mén)電路使用注意事項(xiàng)1．電源和地

電源的變化范圍應(yīng)控制在VCC(5V)的10%以?xún)?nèi)；對(duì)要求嚴(yán)格的電源，應(yīng)控制在VCC的0.25%變化范圍內(nèi)。要注意消除動(dòng)態(tài)尖峰電流。尖峰電流會(huì)干擾門(mén)電路的正常工作，嚴(yán)重時(shí)造成邏輯錯(cuò)誤。降低尖峰電流應(yīng)注意布線時(shí)盡量減小分布電容，并降低電源內(nèi)阻。同時(shí)，為了保證系統(tǒng)正常工作，必須保證電路接地的良好性。2．電路外引線端的連接

(1)正確辨別電路的電源端和接地端，不能接反。

(2)各輸入端不能直接與高于5.5V或低于-0.5V的低內(nèi)阻電源連接。

(3)輸出端應(yīng)通過(guò)電阻與低內(nèi)阻電源連接。

(4)輸出端接有較大容性負(fù)載時(shí)，應(yīng)串入電阻。

(5)除具有OC和三態(tài)結(jié)構(gòu)的電路之外，不允許電路輸出端并聯(lián)使用。3．多余輸入端的處理門(mén)電路的輸入負(fù)載特性：在與非門(mén)電路輸入端接入較大電阻(此處Ri>1.4kΩ)，相當(dāng)于在該輸入端接入高電平。所以，

TTL門(mén)電路輸入端對(duì)地懸空，相當(dāng)于接高電平。TTL與門(mén)(與非門(mén))的多余輸入端可懸空處理，相當(dāng)于接高電平輸入TTL門(mén)(或非門(mén))的多余輸入端不能懸空，應(yīng)采取直接接地的辦法以上各門(mén)電路多余輸入端也可以采取與其他輸入端并聯(lián)使用的辦法

與或非門(mén)存在多余“與”組，則多余“與”組中至少有一個(gè)輸入端接“0”。

2.3常見(jiàn)CMOS門(mén)電路MOS集成電路分為三類(lèi)：1.PMOS電路。由P溝道MOS管構(gòu)成，制造工藝簡(jiǎn)單，但工作速度較低。2.NMOS電路。由N溝道MOS管構(gòu)成，制造工藝較復(fù)雜，工作速度優(yōu)于PMOS電路。3.CMOS電路。由NMOS管和PMOS管構(gòu)成的互補(bǔ)對(duì)稱(chēng)型MOS電路，優(yōu)點(diǎn)是靜態(tài)功耗低、抗干擾能力強(qiáng)、工作穩(wěn)定性好、開(kāi)關(guān)速度較高；雖然制造工藝相對(duì)復(fù)雜、成本偏高，但由于其優(yōu)點(diǎn)突出，是現(xiàn)在發(fā)展最快、應(yīng)用廣泛的一種集成電路。與其他MOS邏輯門(mén)相比，CMOS電路有如下特點(diǎn)：①靜態(tài)功耗微小，每個(gè)門(mén)的功耗僅為nW數(shù)量級(jí)。②速度比NMOS更快，接近于TTL電路。③傳輸特性陡峭，抗干擾能力強(qiáng)。④電源利用率高。⑤電源電壓允許范圍大（3～15V）。⑥負(fù)載能力強(qiáng)，扇出系數(shù)大（＞50）。2.3.1CMOS反相器電路由MOS管VT1、VT2組成。其中VT1為增強(qiáng)型NMOS管；VT2為增強(qiáng)型PMOS管。VT2起負(fù)載作用，稱(chēng)為負(fù)載管；VT1稱(chēng)為驅(qū)動(dòng)管。兩管的柵極連在一起，作為電路的輸入端；兩管的漏極連在一起，作為電路的輸出端。CMOS反相器的電壓傳輸特性如圖示。2.3.2其他CMOS門(mén)電路1.與非門(mén)A=B=0時(shí)，VT1、VT2截止，VT3、VT4導(dǎo)通，F(xiàn)=1；A=0、B=1或A=1、B=0時(shí)，VT1、VT2中有一個(gè)截止，VT3、VT4中有一個(gè)導(dǎo)通，F(xiàn)=1；A=B=1時(shí)，VT1、VT2導(dǎo)通，VT3、VT4截止，F(xiàn)=0。所以，該電路完成與非邏輯功能，即：2.或非門(mén)A=B=0時(shí)，VT1、VT2截止，VT3、VT4導(dǎo)通，F(xiàn)=1；A=0、B=1或A=1、B=0時(shí)，VT1、VT2中有一個(gè)導(dǎo)通，VT3、VT4中有一個(gè)截止，F(xiàn)=0；A=B=1時(shí)，VT1、VT2導(dǎo)通，VT3、VT4截止，F(xiàn)=0。所以，該電路完成或非邏輯功能，即3.傳輸門(mén)當(dāng)控制端信號(hào)C=1()時(shí)，PMOS、NMOS管兩管中至少有一個(gè)處于導(dǎo)通狀態(tài)，輸入、輸出之間呈現(xiàn)低阻狀態(tài)(在數(shù)百歐姆以?xún)?nèi)，特別設(shè)計(jì)的芯片導(dǎo)通電阻在幾歐姆以?xún)?nèi))，傳輸門(mén)導(dǎo)通，vO=vI。當(dāng)控制端信號(hào)C=0()時(shí)，PMOS、NMOS管均處于截止?fàn)顟B(tài)，輸入、輸出之間呈現(xiàn)高阻狀態(tài)，傳輸門(mén)斷開(kāi)，不能傳遞信號(hào)。

CMOS傳輸門(mén)可以雙向傳輸數(shù)字和模擬信號(hào)的特點(diǎn)使其在模擬電路和數(shù)字系統(tǒng)中都得到廣泛的應(yīng)用。4.OD門(mén)即CMOS漏極開(kāi)路門(mén)。與OC門(mén)一樣，正常工作時(shí)需外接上拉電阻，實(shí)現(xiàn)“線與”邏輯功能。主要用于輸出緩沖/驅(qū)動(dòng)器中，還可用于輸出電平的轉(zhuǎn)換。5.三態(tài)門(mén)下圖為幾種CMOS三態(tài)門(mén)的電路結(jié)構(gòu)圖。2.3.3CMOS門(mén)電路產(chǎn)品介紹CMOS邏輯門(mén)器件有三大系列：4000系列、74C××系列和硅—氧化鋁系列。前兩個(gè)系列應(yīng)用很廣，而硅—氧化鋁系列因價(jià)格昂貴目前尚未普及。74C××系列有：普通74C××系列、高速CMOS74HC××／HCT××系列及先進(jìn)的CMOS74AC××／ACT××系列。其中，74HCT××和74ACT××系列可直接與TTL相兼容。它們的功能與管腳設(shè)置均與TTL74系列保持一致。以74HC系列產(chǎn)品為例進(jìn)行簡(jiǎn)要說(shuō)明。74HC系列是高速CMOS標(biāo)準(zhǔn)邏輯電路系列，包含HC型、HCT型、HCU型三類(lèi)。1.CMOS與非門(mén)74HC00

四2輸入與非門(mén)2.CMOS或非門(mén)74HC02

四2輸入或非門(mén)

3.CMOS反相器74HC04

六反相器4.CMOSOD門(mén)74HC03四2輸入OD(OpenDrainGate）與非門(mén)2.3.4CMOS門(mén)電路使用注意事項(xiàng)1.基本操作規(guī)則靜電擊穿是CMOS電路失效的原因之一，在實(shí)際使用時(shí)應(yīng)遵守以下保護(hù)原則。①存儲(chǔ)和運(yùn)輸時(shí)應(yīng)使用金屬屏蔽層作為包裝材料；②進(jìn)行手工焊接時(shí)，應(yīng)保證設(shè)備接地良好；③試電路時(shí)，應(yīng)先接通線路板電源，后接通信號(hào)源電源；斷電時(shí)應(yīng)先斷開(kāi)信號(hào)源電源，后斷開(kāi)線路板電源；④源接通期間不應(yīng)把器件從測(cè)試座上插入或拔出。2.輸入規(guī)則①輸入信號(hào)電壓控制在VSS～VDD之間；②輸入端接低內(nèi)阻信號(hào)源、接大電容或輸入端連線較長(zhǎng)時(shí)，應(yīng)串接限流電阻；③與TTL門(mén)電路不同，CMOS門(mén)電路的多余輸入端禁止懸空。多余與輸入端接高電平或VDD；多余或輸入端接低電平或VSS，也可通過(guò)電阻接地。3.輸出規(guī)則①輸出端的電平只能在VSS～VDD之間；②除OD門(mén)和三態(tài)門(mén)之外，其余CMOS門(mén)電路輸出端禁止并聯(lián)使用；③輸出端禁止直接與VSS、VDD連接；④為增加CMOS門(mén)電路的驅(qū)動(dòng)能力，同一芯片的幾個(gè)電路可以并聯(lián)一起使用，以增加驅(qū)動(dòng)能力，不在同一芯片上不允許這樣使用。4.電源規(guī)則①CMOS門(mén)電路電源極性切勿接反，防止電路的永久損壞；②電源電壓不能超過(guò)極限電壓范圍，隨電源電壓增大，電路抗干擾能力增強(qiáng)，功耗增大。2.4接口電路接口電路是驅(qū)動(dòng)門(mén)與負(fù)載門(mén)之間的連接電路。作用是配合驅(qū)動(dòng)門(mén)和負(fù)載門(mén)，使驅(qū)動(dòng)門(mén)的輸出能夠滿(mǎn)足負(fù)載門(mén)輸入的要求，即達(dá)到負(fù)載門(mén)要求的驅(qū)動(dòng)能力。主要介紹TTL與CMOS之間的接口電路。驅(qū)動(dòng)