中職 數(shù)字電路第5章 時序邏輯電路電子課件

第5章時序邏輯電路5.1概述5.2時序邏輯電路的分析5.3計數(shù)器（Counter）

5.4寄存器（Register）

5.1概述5.1.1時序邏輯電路的概念。時序邏輯電路，是指任一時刻電路的輸出不僅與該時刻的輸入有關(guān)系，而且與電路原來的狀態(tài)有關(guān)（即與電路以前的輸入信號有關(guān)）。這也是時序邏輯電路區(qū)別于組合邏輯電路的最大特點。

時序邏輯電路主要有兩部分組成：組合邏輯電路部分和存儲電路部分。其中：

X（x1，x2，…xi）為外部輸入信號；

Z（z1，z2，…zj）為輸出信號；

W（w1，w2，…wk）為存儲電路輸入信號，同時是組合邏輯電路的部分輸出信號；

Y（y1，y2，…yl）為存儲電路的輸出信號，同時是組合邏輯電路的部分輸入信號。5.1.2時序邏輯電路的功能描述方法時序電路的邏輯功能可用邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖、時序圖和邏輯圖6種方式表示，這些表示方法在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。1、邏輯表達(dá)式

由以上關(guān)系式知：

tn+1時刻的輸出Z(tn+1)由該時刻電路的輸入X(tn+1)和存儲電路的狀態(tài)Y（tn+1）決定；

Y(tn+1)由tn時刻存儲電路的輸入W(tn)和存儲電路的狀態(tài)Y(tn)決定；所以，Z(tn+1)取決于X(tn+1)、W(tn)、Y(tn)。這一點充分體現(xiàn)了時序邏輯電路區(qū)別于組合邏輯電路的顯著特點。不是任何一個時序邏輯電路都具有上圖所示的完整電路形式：或沒有組合邏輯電路部分，或沒有輸入變量。但具備了時序邏輯電路的基本特點，就屬于該類電路的范疇。2．特性表狀態(tài)表是反映時序電路輸出Y(tn)、次態(tài)Q(tn+1)和輸入X(tn)、現(xiàn)態(tài)Q(tn)間對應(yīng)取值關(guān)系的表格。3．狀態(tài)轉(zhuǎn)移圖狀態(tài)轉(zhuǎn)移圖是反映時序電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值情況的幾何圖形。4．時序圖時序圖即工作波形圖，它形象的表達(dá)了輸入信號、輸出信號、電路狀態(tài)等信息在時間上的對應(yīng)關(guān)系。5.1.3時序邏輯電路的分類1、根據(jù)時鐘分類：時序邏輯電路分為同步時序邏輯電路（SynchronousSequentiallogiccircuit）和異步時序邏輯電路（AsynchronousSequentiallogiccircuit）兩類。同步時序邏輯電路中，所有觸發(fā)器的時鐘脈沖信號輸入端連在一起，在同一個時鐘脈沖信號CP作用下，滿足翻轉(zhuǎn)條件觸發(fā)器的狀態(tài)同步翻轉(zhuǎn)。即觸發(fā)器狀態(tài)的更新和時鐘脈沖信號CP同步。異步時序邏輯電路中，時鐘脈沖信號只能觸發(fā)部分觸發(fā)器，其余觸發(fā)器由電路內(nèi)部信號觸發(fā)。因此，具備翻轉(zhuǎn)條件的觸發(fā)器狀態(tài)的翻轉(zhuǎn)有先后順序，并不都與時鐘脈沖信號CP同步。5.1.3時序邏輯電路的分類2．根據(jù)輸出分類可分為米里型時序電路和摩爾型時序電路。米里型時序電路的輸出不僅與現(xiàn)態(tài)有關(guān)，而且還決定于電路當(dāng)前的輸入。摩爾型時序電路的其輸出僅決定于電路的現(xiàn)態(tài)，與電路當(dāng)前的輸入無關(guān)；或者根本就不存在獨立設(shè)置的輸出，而以電路的狀態(tài)直接作為輸出。5.2時序邏輯電路的分析5.2.1同步時序邏輯電路的分析及舉例1、同步時序電路的分析方法

1）.寫出各類方程式（組），主要包括以下三種方程。

a．驅(qū)動方程；b．狀態(tài)方程；c．輸出方程。2）.列狀態(tài)轉(zhuǎn)換真值表，畫狀態(tài)轉(zhuǎn)換圖。3）.檢查電路自啟動能力。4）.畫出電路時序圖。5）.電路邏輯功能的分析確定。在獲得相應(yīng)方程后，電路邏輯功能已經(jīng)較為全面的表示出來。但為突出電路特點，使獲得的結(jié)果形象直觀，往往將它轉(zhuǎn)換成圖表的形式。在描述電路功能方面，效果是一樣的，應(yīng)根據(jù)具體問題進(jìn)行取舍。【例5.1】試分析下圖所示時序邏輯電路。解根據(jù)該電路CP時鐘脈沖信號的連接方式可知，這是一個同步時序邏輯電路。首先求出各類方程。

驅(qū)動方程：

狀態(tài)方程：由JK觸發(fā)器的特征方程可知，

輸出方程：列出狀態(tài)轉(zhuǎn)換真值表，畫出狀態(tài)轉(zhuǎn)換圖。電路狀態(tài)轉(zhuǎn)換圖如下。圓圈中的表示電路的狀態(tài)，X/Y表示此時電路的輸入/輸出狀態(tài)。由于該電路沒有輸入信號X，所以斜線左側(cè)數(shù)值空缺。

計數(shù)脈沖CP電路現(xiàn)態(tài)電路次態(tài)輸出Y10001020110031000111001檢查電路自啟動能力。由電路知，該電路存儲電路有兩位觸發(fā)器組成，所以該電路的工作狀態(tài)數(shù)有22=4個。該電路在CP脈沖的作用下，狀態(tài)在00→01→10→00之間循環(huán)，共有三個狀態(tài)，稱其為該電路的有效狀態(tài)；另外一個狀態(tài)11稱為無效狀態(tài)。對于該電路，如果電路進(jìn)入11狀態(tài)，在CP脈沖信號的作用下，可以通過00狀態(tài)而重新進(jìn)入有效狀態(tài)，所以該電路具備自啟動能力。畫出電路時序圖。設(shè)電路的初始狀態(tài)為，各觸發(fā)器及電路輸出狀態(tài)的變化如下。分析確定電路的邏輯功能。觀察電路的狀態(tài)轉(zhuǎn)換真值表和狀態(tài)轉(zhuǎn)換圖，電路具有三個有效狀態(tài)，且在10→00時，輸出一個進(jìn)位信號1。所以這是一個可以自啟動的同步三進(jìn)制計數(shù)器電路?！纠?.2】試分析下圖所示時序邏輯電路。解由電路知，這是一個同步時序邏輯電路。先求出各類方程。驅(qū)動方程：

狀態(tài)方程：

輸出方程：列出狀態(tài)轉(zhuǎn)換真值表。

當(dāng)輸入變量X=0時：計數(shù)脈沖CP電路現(xiàn)態(tài)電路次態(tài)輸出Y1000001020010110301110104101111051110001010011010010101100001當(dāng)輸入變量X=1時：計數(shù)脈沖CP電路現(xiàn)態(tài)電路次態(tài)輸出Y100000102001010030100110401110005100101061011100711000011100001畫出電路狀態(tài)轉(zhuǎn)換圖如下

檢查電路自啟動能力。由以上分析，在輸入X=0和X=1的情況下，電路均具有自啟動能力。畫出電路時序圖。設(shè)電路的初始狀態(tài)為，輸入信號X的波形如下，畫出各觸發(fā)器及電路輸出狀態(tài)的變化如下圖所示。分析確定電路的邏輯功能。X=0時，該電路為具有自啟動能力的同步四進(jìn)制計數(shù)器電路；X=1時，該電路為具有自啟動能力的同步七進(jìn)制計數(shù)器電路。5.2.2異步時序邏輯電路的分析方法及舉例【例5.3】試分析下圖所示時序邏輯電路。解由圖知，觸發(fā)器FF1的CP時鐘脈沖信號并不是取自外加CP信號，而是將前級FF0的輸出信號Q作為它的時鐘脈沖信號。所以，這是一個異步時序邏輯電路。分析異步時序邏輯電路，在列方程時，要將觸發(fā)器的時鐘方程考慮在內(nèi)。注意各觸發(fā)器的CP端是否有CP時鐘信號所需要的跳變沿，只有當(dāng)跳變沿到達(dá)時，相應(yīng)的觸發(fā)器才能翻轉(zhuǎn)，否則觸發(fā)器將保持原狀態(tài)不變。求出各類方程。時鐘方程：驅(qū)動方程：狀態(tài)方程：列出狀態(tài)轉(zhuǎn)換真值表。電路現(xiàn)態(tài)電路次態(tài)對應(yīng)CP狀態(tài)CP2CP1CP0000001↓↑↓001010↓↓↓010011↓↑↓011100↓↓↓100000↓→↓101010↓↓↓110010↓↓↓111000↓↓↓電路狀態(tài)轉(zhuǎn)換圖如下檢查電路自啟動能力。經(jīng)檢查，任一無效狀態(tài)，在CP脈沖作用下，均可以返回到有效狀態(tài)中，所以該電路能夠自啟動。畫出電路時序圖。設(shè)電路的初始狀態(tài)為，電路時序圖如下：分析確定電路的邏輯功能。根據(jù)電路狀態(tài)轉(zhuǎn)換真值表，可以確定這是一個具有自啟動能力的異步五進(jìn)制計數(shù)器。5.3.2同步計數(shù)器及應(yīng)用1.同步二進(jìn)制加法計數(shù)器4位同步二進(jìn)制加法計數(shù)器，由JK觸發(fā)器組成、下降沿觸發(fā)。

4位同步二進(jìn)制加法計數(shù)器分析a.寫方程式

驅(qū)動方程：

狀態(tài)方程：

輸出方程：

b.列狀態(tài)轉(zhuǎn)換真值表CP現(xiàn)態(tài)次態(tài)CO10000000102000100100300100011040011010005010001010601010110070110011108011110000910001001010100110100111010101101210111100013110011010141101111001511101111016111100001根據(jù)狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖。

c.檢查電路自啟動能力。經(jīng)檢查，該電路具備自啟動能力。d.畫出電路時序圖。根據(jù)狀態(tài)轉(zhuǎn)換圖，做出時序圖如下。e.電路邏輯功能說明。根據(jù)以上分析知，該電路在第十六個CP計數(shù)脈沖信號作用下返回初始0000狀態(tài)，且輸出端CO輸出一個進(jìn)位信號。因此該電路為十六進(jìn)制計數(shù)器。2.同步二進(jìn)制減法計數(shù)器將上圖所示二進(jìn)制加法計數(shù)器的輸出由Q端改為端，即組成同步二進(jìn)制減法計數(shù)器。4位同步二進(jìn)制減法計數(shù)器級間連接關(guān)系見下表。觸發(fā)器觸發(fā)器翻轉(zhuǎn)條件J、K端的邏輯關(guān)系

FF0每輸入一個脈沖翻轉(zhuǎn)一次

J0=K0=1FF1Q0=1FF2Q0=Q1=0FF3Q0=Q1=Q2=03、集成同步二進(jìn)制計數(shù)器74LS161為同步置數(shù)控制端，為異步置0控制端，CTP和CTT為計數(shù)控制端，D3～D0為并行數(shù)據(jù)輸入端，Q3～Q0為并行輸出端，CO為進(jìn)位輸出端。74LS161功能表74LS161的主要功能：a.異步置0功能b.同步并行置數(shù)功能c.計數(shù)功能d.保持功能輸入變量輸出變量說明CTPCTTCPD3D2D1D0Q3Q2Q1Q0CO0××××××××00000異步置010××↑d3d2d1d0d3d2d1d0CO1CO1=CTT

Q3

Q2Q1

Q0

1111↑××××計數(shù)CO2CO2=Q3

Q2Q1

Q0

110××××××保持CO3CO3=CTTQ3

Q2

Q1

Q0

11×0×××××保持0

4、N進(jìn)制計數(shù)器1反饋歸零法獲得N進(jìn)制計數(shù)器利用已有計數(shù)器（M進(jìn)制）的置0功能可構(gòu)成N（N<M）進(jìn)制計數(shù)器。集成計數(shù)器的置0方式有異步和同步兩種。利用異步置0端獲得N進(jìn)制計數(shù)器時，應(yīng)在輸入第N個計數(shù)脈沖信號CP后，通過控制電路產(chǎn)生一個置0信號加到異步置0端，使計數(shù)器置0，以實現(xiàn)N進(jìn)制計數(shù)。

2、預(yù)置數(shù)法（同步置0法）：同步置0端獲得置0信號后，計數(shù)器并不立刻置0，只是為置0提供了必要條件，在下一個計數(shù)脈沖信號CP的作用下，計數(shù)器才被置0。因此，利用同步置0端獲得N進(jìn)制計數(shù)器時，應(yīng)在輸入第N－1個計數(shù)脈沖CP時，同步置0端獲得置0信號，為使輸入第N個計數(shù)脈沖CP時計數(shù)器置0做準(zhǔn)備。

利用反饋歸零法獲得N進(jìn)制計數(shù)器的具體步驟為：用S1，S2，…，SN表示輸入l，2，…，N個計數(shù)脈沖信號CP時計數(shù)器的狀態(tài)。（1）寫出擬構(gòu)成計數(shù)器相應(yīng)狀態(tài)的二進(jìn)制代碼。以構(gòu)成十二進(jìn)制計數(shù)器為例，利用異步置0端獲得十二進(jìn)制計數(shù)器時，SN=S12=1100；利用同步置0端獲得十二進(jìn)制計數(shù)器時，SN－1=S11=1011。（2）寫出反饋歸零函數(shù)。即根據(jù)SN或SN－1寫出異步或同步置0端的輸入邏輯表達(dá)式。（3）作圖。根據(jù)反饋歸零函數(shù)表達(dá)式，畫出電路連線圖。

5.3.3異步計數(shù)器及應(yīng)用1.異步二進(jìn)制計數(shù)器（1）異步二進(jìn)制加法計數(shù)器

計數(shù)器開始計數(shù)之前，通過異步置0端上的負(fù)脈沖，使各觸發(fā)器置0，即=0000。在計數(shù)過程中，為高電平。輸入第一個計數(shù)脈沖信號CP時，觸發(fā)器FF0由0翻轉(zhuǎn)到1，Q0輸出產(chǎn)生正跳變，不滿足FF1的翻轉(zhuǎn)條件，F(xiàn)F1保持0狀態(tài)不變。此時，計數(shù)器的狀態(tài)為=0001。輸入第二個計數(shù)脈沖時，F(xiàn)F0再次由1翻轉(zhuǎn)到0，Q0輸出產(chǎn)生負(fù)跳變，F(xiàn)F1由0翻到1，Q1輸出產(chǎn)生正跳變。此刻，F(xiàn)F2保持0態(tài)不變。計數(shù)器的狀態(tài)為=0010。連續(xù)輸入計數(shù)脈沖信號CP時，根據(jù)上述計數(shù)規(guī)律，只要低位觸發(fā)器由1翻到0，相鄰高位觸發(fā)器的狀態(tài)便改變。

4位異步二進(jìn)制加法計數(shù)器狀態(tài)轉(zhuǎn)換表

計數(shù)順序計數(shù)器狀態(tài)Q3Q2Q1Q0000001000120010300114010050101601107011181000910011010101110111211001311011411101511111600004位異步二進(jìn)制加法計數(shù)器時序圖如下

輸入第16個CP時，計數(shù)器返回到初始狀態(tài)，從輸入第17個CP開始，計數(shù)器又開始新的計數(shù)循環(huán)。即這是一個十六進(jìn)制計數(shù)器。由該圖知：輸入的計數(shù)脈沖每經(jīng)過一級觸發(fā)器，周期增加一倍，即頻率降低一半。因此，一位二進(jìn)制計數(shù)器是一個2分頻器，依次類推，該計數(shù)器是一個16分頻器。（2）異步二進(jìn)制減法計數(shù)器

JK觸發(fā)器組成的4位異步二進(jìn)制減法計數(shù)器如下：電路在進(jìn)行減法計數(shù)前，通過端的負(fù)脈沖，使計數(shù)器處于

=0000的狀態(tài)。在計數(shù)過程中，為高電平。在CP端輸入第一個減法計數(shù)脈沖時，F(xiàn)F0由0翻到1，輸出一個負(fù)跳變脈沖，使FF1由0翻到1。輸出負(fù)跳變信號，使FF2也由0翻到1。同理FF3也依次由0翻到1，使計數(shù)器狀態(tài)變化為=1111。第二個減法計數(shù)脈沖輸入時，計數(shù)器的狀態(tài)變?yōu)?1110。

4位異步二進(jìn)制減法計數(shù)器狀態(tài)轉(zhuǎn)換表

計數(shù)順序計數(shù)器狀態(tài)Q3Q2Q1Q0000001111121110311014110051011610107100181000901111001101101011201001300111400101500011600004位異步二進(jìn)制減法計數(shù)器時序圖如下：

2．集成異步計數(shù)器上面一行為集成異步二—五—十進(jìn)制計數(shù)器74LS290的電路結(jié)構(gòu)框圖（未畫出置0和置9輸入端）和邏輯功能示意圖，圖中R0A和R0B為置0輸入端，S9A和S9B為置9輸入端。下面表為該電路的邏輯符號與外引線功能圖。74LS290功能表如下74LS290主要功能如下：(1)異步置0功能。R0=R0A·R0B=1、S9=S9A·S9B=0時，計數(shù)器置0，即=0000。(2)異步置9功能。R0=R0A·R0B=0、S9=S9A·S9B=1時，計數(shù)器置9，即=1001。(3)計數(shù)功能。R0A·R0B=0、S9A·S9B=0時，計數(shù)器處于計數(shù)工作狀態(tài)，分為下面四種情況。①計數(shù)脈沖由CP0端輸入、Q0輸出，構(gòu)成一位二進(jìn)制計數(shù)器。②計數(shù)脈沖由CP1端輸入、輸出，構(gòu)成異步五進(jìn)制計數(shù)器。③將Q0與CP1相連，計數(shù)脈沖由CP0端輸入，輸出，構(gòu)成8421BCD碼異步十進(jìn)制計數(shù)器。④將Q3與CP0相連，計數(shù)脈沖由CP1端輸入，從高位到低位輸出為，構(gòu)成5421BCD碼異步十進(jìn)制加法計數(shù)器。輸入變量輸出變量說明R0A·R0B

S9A·S9B

CPQ3Q2Q1Q010×0000置001×1001置900↓計數(shù)5.3.4計數(shù)器的級聯(lián)一片74LS161可構(gòu)成從二進(jìn)制到十六進(jìn)制之間任意進(jìn)制的計數(shù)器。利用兩片74LS161，就可構(gòu)成從二進(jìn)制到二百五十六進(jìn)制之間任意進(jìn)制的計數(shù)器。依次類推，可根據(jù)計數(shù)需要選取芯片數(shù)量。單片中規(guī)模計數(shù)器的計數(shù)范圍總是有限的，當(dāng)計數(shù)范圍超過單片計數(shù)器時，可用計數(shù)器的級聯(lián)來實現(xiàn)。計數(shù)器的級聯(lián)的方法有兩種：1．同步級聯(lián)外加時鐘同時接到各片計數(shù)器的時鐘輸入，使各級計數(shù)器同步工作。前一級的進(jìn)位CO控制后一級的計數(shù)控制輸入CT(只有前一級的進(jìn)位有效時才允許后一級計數(shù))。應(yīng)該注意：CTT、CTP是有區(qū)別的，CTT控制進(jìn)位CO，CTP與進(jìn)位CO沒有關(guān)系。如：由兩片74LS163級聯(lián)可構(gòu)成模256計數(shù)器。圖5.2774LS163構(gòu)成模256計數(shù)器CTPQDQCQBQACTTCOLDCRDCCBACTPQDQCQBQACTTCOLDCRDCCBA74LS16311CP74LS1632．異步級聯(lián)前一級計數(shù)器的進(jìn)位輸出作為后一級計數(shù)器的時鐘信號（只有前一級的進(jìn)位輸出形成后一級的有效時鐘沿時，后一級才允許計數(shù)），使各級計數(shù)器異步工作。如：由兩片74LS90級聯(lián)可構(gòu)成模100計數(shù)器。

5.4寄存器（Register）

5.4.1基本寄存器

下圖是D觸發(fā)器組成的4位數(shù)碼寄存器。圖中為置0輸入端，～為并行數(shù)碼輸入端，～為并行數(shù)碼輸出端。

4位寄存器74LS75

5.4.2移位寄存器(shiftregister)1.單向移位寄存器

下圖為D觸發(fā)器組成的4位同步右移移位寄存器。數(shù)碼由FF0的DI端串行輸入。設(shè)串行輸入數(shù)碼DI=1001。利用各觸發(fā)器的復(fù)位端將FF3～FF0置為0狀態(tài)。按照由高到低的順序輸入數(shù)碼DI。輸入第一個數(shù)碼1時，D0=DI=1、D1=Q0=0、D2=Q1=0、D3=Q2=0，在第1個移位脈沖信號CP上升沿到來時，由0狀態(tài)變?yōu)?狀態(tài)，第一位數(shù)碼1存入；同時D1=Q0=0移入中，依次類推，各觸發(fā)器中原存儲的數(shù)碼均依次右移一位。這時，寄存器的狀態(tài)為=0001。

輸入第二個數(shù)碼0時，在第二個移位脈沖信號CP上升沿到來時，第二個數(shù)碼0存入FF0，Q0=0。FF0中原來的數(shù)碼1移入FF1中，Q1=1，同理Q2=Q3=0，移位寄存器中的數(shù)碼又依次右移一位。這樣，在4個移位脈沖的作用下，輸入的四位串行數(shù)碼1001全部存入寄存器中。2．雙向移位寄存器4位雙向移位寄存器74LS194

為置零端，～為并行數(shù)碼輸入端，～為并行數(shù)碼輸出端；DSR為右移串行數(shù)碼輸入端，DSL為左移串行數(shù)碼輸入端；M1和M0為工作方式控制端。74LS194功能表輸入變量輸出變量說明M1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q30×××××××××0000置01××0××××××保持111↑××d0d1d2d3d0d1d2d3并行置數(shù)101↑×1××××1Q0Q1Q2右移輸入1101↑×0××××0Q0Q1Q2右移輸入0110↑1×××××Q1Q2Q31左移輸入1110↑0×××××Q1Q2Q30左移輸入0100×××××××保持74LS194功能分析（1）置0功能。=0時，寄存器置0。Q3～Q0均為0狀態(tài)。（2）保持功能。=1且CP=0；或=1且M1M0=00時，寄存器保持原態(tài)不變。（3）并行置數(shù)功能。=1且M1M0=11時，在CP上升沿作用下，D3～D0

端輸入的數(shù)碼d3～d0并行送入寄存器，是同步并行置數(shù)。（