from師兄實驗八bjt設計的一般方法

一、晶體管設計的一般方法晶體管設計的一般步驟WcWbXj完善設計方案。晶體管設計的基本原則fT，BVCBOPCMICM等；而高速開關管的主要電學參數(shù)則為ton，toff，UBESUCES。因此，在進行設計時，必晶體管電學參數(shù)與結構、材料和工藝參數(shù)之間的關系A、直流參VCESrb(WbNBlese)rcs(NCWCAC)有關fT：由傳輸延遲時間ecAe,b(WbNb)，C(AC，GPfT，CC(AC，Apad)rb(Wb,NBLese)決定開關時間ton和toff：主要與Ae,AC基區(qū)和集電區(qū)少子和集電區(qū)厚度WC。噪聲系數(shù)NF：NF主要由rb和fT或與WB、NB有關。二、晶體管的縱向設計PN結組成的，晶體管的縱向結構就是指在垂直于兩個PN結面上的結構，如圖1所示。因此，縱向結構設計的任務有兩個：首先是選取縱向尺寸，即決定襯底厚度Wt、集電區(qū)厚度WC、基區(qū)厚度WBXjeXjc等；其次是確定縱向雜質濃度和雜質分布，即確定集NCNsubNESNBS以及基區(qū)雜質濃度分布NB()等，并將上述參數(shù)轉換成生產中的工藝控制參數(shù)。11、集電區(qū)雜質濃度或電阻率的選擇原則集電區(qū)電阻率的最小值主要由擊穿電壓決定，最大值受集電區(qū)串聯(lián)電阻。例如，提高擊穿電壓要求集電區(qū)具有高的電阻率C,而增大ICM、降低VCESfT卻希望集電區(qū)具有較低的電阻率。對上述參數(shù)進行仔細分析后可VSi器件擊穿電壓為

610

NC

61013

6 n1 ) 2、集電區(qū)厚度WC的選擇原則電區(qū)厚度WC必須大于擊穿電壓時的耗盡層寬度，即WCXmB（XMb是集電區(qū)臨界擊穿時的耗盡層寬度。對于高壓器件，在擊穿電壓附近，集電結可用突2 WCXmB 0

CBO

C可見，為了提高擊穿電壓，改善二次擊穿特性，希望集電區(qū)厚度WC厚一些好飽和壓降VCES增大，因此WC的最大值受串聯(lián)電阻限制。根據(jù)圖表計算少子的擴散系數(shù)、遷移率 C、B和E、擴散長度3、基區(qū)厚度在晶體管的電學參數(shù)中，電流放大系數(shù)，基區(qū)穿通電壓VPT,特征頻率fT以及GP等，都與基區(qū)厚度有關。那基區(qū)厚度的最大值和最小值受那些因素 W B]，因此基區(qū)寬2 的最大值可按下式估計：W nb 中取4。由（3）可看出，電流放大系數(shù)要求愈高，則基區(qū)厚度愈窄。但2 0 AD AD

4、擴散結深結深卻又受條寬限制，當發(fā)射極條寬seXj條件時，擴散結面仍可近似當做平間增長。按照旋轉橢圓的關系，可以解出當se與Xj接近時，有效特征頻率為 f

(W

21 0式中XjcXjc2Xjc0 X

Xjc

5、雜質表面濃度

2的情況主要影響晶體管的發(fā)射效率rbrb要求提高基區(qū)平均雜質濃度NB和表面濃度NBS。同時，提高基區(qū)平均雜質濃度，也有利于

102。而發(fā)射區(qū)表面較深時，也可選取到11021cm-3。6、厚度和質的厚度等于外延層厚度和襯底厚度之和。外延層厚度主要由集電結結外延層厚度時也存在一定誤差。因此在選取外延層厚度時必須留有一定的的余300um以上，但最后都150~200um,對于微波晶體管，往往減的更薄一些，在選擇襯底時還應三、晶體管的橫向設計1、晶體管的圖形結構了在相同的條件下，得到性能更好的器件。對于高頻晶體管，高頻優(yōu)值GPf2是衡量器件性能的主要參數(shù)。圖形優(yōu)值就是由高頻優(yōu)值GPf2為 Gpf28r

b由式（7）看出，要提高晶體管的高頻優(yōu)值，必須減小rbCC,提高fT。當縱向結構參數(shù)確定之后，基極電阻rSeRsbCC=(Crc+Cpad)(A+Apad),特征 EfT中的e=reCTeAe,rbCCGf2[Ae(AbApad)]1 b p pe式中

LEb

LE p

可見，GPf2就越大。由于集中反映了圖形的周長面積比，反映了器件的功率和頻率的，因此可以將e，b，p作為衡量圖形結構優(yōu)劣的參數(shù)，并稱他們?yōu)閳D形的優(yōu)值。顯然e越大，AefT越高。而提高e大而發(fā)射結面積小的優(yōu)值圖形。同樣，為了提高b和p，必須把一定的發(fā)射極周長壓縮到盡可能小的基區(qū)面積Ab和延伸電極面積Apad內，以減小rbCC,,GPf2。因此，一個優(yōu)質圖形必須在一定的電流容量下，具有盡可能小的結面（1）結有效條寬seff的限制。3梳狀結構SiO2層上，梳狀結構的缺點是：當器件的高頻優(yōu)值要求較高時e和p增大，發(fā)射極條功率增益GP下降。4覆蓋結構覆蓋結構的特點是：發(fā)射極金屬電極覆蓋在發(fā)射極引線孔和濃硼區(qū)上面的iO2erb覆蓋結構的主要缺點：b較低，因而Gpf2不太高。覆蓋結構的部分基極引線5網(wǎng)格結構圖（6）為網(wǎng)格結構的示意圖，其中圖6（C）是網(wǎng)格結構的基本單元。與上引出，而基極電極則覆蓋在發(fā)射區(qū)上面的厚SiO2層上。由于基區(qū)和發(fā)射區(qū)位菱形結構SiO2層下面的基區(qū)上。同樣，基SiO2層上。因此，菱形結構對工藝要求1um1um66以得到較高的頻率特性。對于特征頻率fT400MHZ的頻功率器件，一般都征頻率在以上的微波電器，一般選用菱形結構。2、晶體管橫向結構參數(shù)的選取的基區(qū)還可以再分割。例如，功率為50W的器件就可以分為510W的子管芯發(fā)射極總周長由于存在電流集邊效應，使發(fā)射極有效條寬受到限制，但在有效條寬Ieo

L 當f=20~400MHZ時，Ieo=0.8~1.6A/cm；單元圖形尺寸的確定單元發(fā)射極se：由于電流集邊效應，器件的電流容量并不隨發(fā)射極面2seff.仍然按se2seff選取條寬，就會給工藝造成，使器件成品率下降。因此，在單元發(fā)射極條長le:對于梳狀結構，單元發(fā)射極條長由發(fā)射極金屬電極上壓qll3nsM(kT/e IESM為金屬電極條寬，RSM是電極薄層電阻。若電極金屬為鋁，其電阻條長也可以按經驗選取。一般將長寬比

)控制在30以內，而且頻率越高，

)控制20以內對于其他圖形結構 可根據(jù)具體情況進行選擇延伸電極MOS電容與管殼電容一起超過集電結1.5~3倍。同時，為了使發(fā)射極電流分布均勻，并盡量縮短內引線長度，以基本原理及課程簡介：某些應用領域中仍然在繼續(xù)使用。這個工藝流程只需七塊光刻掩模版，首先在－襯底上生長一層初始氧化層，并光刻出P＋窗口；然后進行基極歐姆接觸區(qū)的P+注入，并對基極歐姆接觸區(qū)和發(fā)射區(qū)注入技術在襯底上生長出來，這項技術稱為“標準埋層集電區(qū)工藝（SBC。工藝→氧化→光刻（光刻基區(qū)）→硼預擴散→硼再擴散（基區(qū)擴散硅片液液2、氧化工藝（一、氧化原理電路工藝最重要的工藝之一，本實驗為熱氧化二氧化硅工藝。密度用F1表示。流密度定義為單位時間通過單位面積的粒子數(shù)。界面，其流密度用Ｆ2表示。氧化劑在Ｓi表面與Ｓi反應生成ＳiＯ2，流密度用Ｆ3（二）步降溫時間30分鐘。3、光刻工藝（一、光刻原理光刻工藝是加工制造集成電路微圖形結構的關鍵工藝技術，于印刷技膠、、顯影、腐蝕等工序。集成電路對光刻的基本要求有如下幾個方面：高分辨率：一個由10萬元件組成的集成電路，其圖形最小條寬約為低缺陷：如果一個集成電路上出現(xiàn)一個缺陷，則整個將失效，集10多次，因此，要求光刻精密的套刻對準：集成電路的圖形結構需要多此光刻完成，每次都需液，后，由于光化反應交鏈成難溶大分子而留下，未部分溶于顯影液而顯掉。由此完成圖形。本實驗采用負性光刻膠。（二）步 10分鐘，甩干后在顯微鏡下檢查是否腐蝕干凈，若未腐蝕干四、硼擴散工藝（一、原理表示恒定表面濃度（雜質在預擴散溫度的固溶度）D1為預擴散溫度的擴散系數(shù)，x表示由表面算起的垂直距離（cm）,他為擴散時間。此分布為余誤N(x,t)=Qe-2(πD2Q=∫∞0 為主擴散（再分布）溫度的擴散系數(shù)。雜質分布為分別（二）步1（2）源瓶，并倒好硼源2、硅片：硅片（見工藝實驗，將好的硅片甩干3、將干凈、甩干的硅片涂上硼源45R□值。7995-98℃。干氧完成后，開濕氧流量化層，沖洗干凈后，檢測R□值，結深。4、磷擴散工藝（一、工藝原理，