第九章門電路與組合電路

第九章門電路與組合電路第一頁，共四十九頁，2022年，8月28日一、數(shù)制數(shù)制即計(jì)數(shù)的方法。在我們的日常生活中，最常用的是十進(jìn)制。數(shù)字電路中采用的數(shù)制有二進(jìn)制、八進(jìn)制、十六進(jìn)制等。

1.十進(jìn)制十進(jìn)制是最常用的數(shù)制。在十進(jìn)制數(shù)中有0～9這10個(gè)數(shù)碼，任何一個(gè)十進(jìn)制數(shù)均用這10個(gè)數(shù)碼來表示。計(jì)數(shù)時(shí)以10為基數(shù)，逢十進(jìn)一，同一數(shù)碼在不同位置上表示的數(shù)值不同。例如：9999=9×103＋9×102＋9×101＋9×100

第二頁，共四十九頁，2022年，8月28日其中，100、101、102、103稱為十進(jìn)制各位的“權(quán)”。對(duì)于任意一個(gè)十進(jìn)制整數(shù)M，可用下式來表示：M=±（an×10n-1＋an-1×10n-2＋…+a2×101＋a1×100）上式中a1、a2、…、an-1、an為各位的十進(jìn)制數(shù)碼。

2.二進(jìn)制在數(shù)字電路中廣泛應(yīng)用的是二進(jìn)制。在二進(jìn)制數(shù)中，只有“0”和“1”兩個(gè)數(shù)碼，計(jì)數(shù)時(shí)以2為基數(shù)，逢二進(jìn)一，即1+1=10，同一數(shù)碼在不同位置所表示的數(shù)值是不同的。對(duì)于任何一個(gè)二進(jìn)制整數(shù)N，可用下式表示：第三頁，共四十九頁，2022年，8月28日N=±（Kn×2n-1＋Kn-1×2n-2＋…+K2×21＋K1×20）例如：（1011）2=1×23＋0×22＋1×21＋1×20其中，20、21、22、23為二進(jìn)制數(shù)各位的“權(quán)”。

3.二進(jìn)制數(shù)與十進(jìn)制數(shù)之間的轉(zhuǎn)換數(shù)字電路采用二進(jìn)制比較方便，但人們習(xí)慣用十進(jìn)制，因此，經(jīng)常需在兩者間進(jìn)行轉(zhuǎn)換。(1)二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)——按權(quán)相加法。例如，將二進(jìn)制數(shù)1101轉(zhuǎn)換成十進(jìn)制數(shù)。（1101）2=1×23＋1×22＋0×21＋1×20=8+4+0+1=（13）10(2)十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)——除二取余法。例如，將十進(jìn)制數(shù)29轉(zhuǎn)換為二進(jìn)制數(shù)。第四頁，共四十九頁，2022年，8月28日2912140271231211低位高位換算結(jié)果為（29）10=（11101）2。由以上可以看出，把十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制整數(shù)時(shí)，可將十進(jìn)制數(shù)連續(xù)除2，直到商為0，每次所得余數(shù)就依次是二進(jìn)制由低位到高位的各位數(shù)字。

4.十六進(jìn)制十六進(jìn)制數(shù)有16個(gè)數(shù)碼0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F，其中,A~F分別代表十進(jìn)制的10~15，計(jì)數(shù)時(shí)，逢十六進(jìn)一。第五頁，共四十九頁，2022年，8月28日為了與十進(jìn)制區(qū)別，規(guī)定十六進(jìn)制數(shù)通常在末尾加字母H，例如28H、5678H等。十六進(jìn)制數(shù)各位的“權(quán)”從低位到高位依次是160、161、162…。例如，5C4H=5×162＋12×161＋4×160=（1476）10可見，將十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)時(shí)，只要按“權(quán)”展開即可。要將十進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)時(shí)，可先轉(zhuǎn)換為二進(jìn)制數(shù)，再由二進(jìn)制數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)。例如，(29）10=（11101）2=（1D）16

第六頁，共四十九頁，2022年，8月28日三種數(shù)制的數(shù)值比較：

十進(jìn)制數(shù)0123456789101112131415二進(jìn)制數(shù)01101110010111011110001001101010111100110111101111十六進(jìn)制數(shù)0123456789ABCDEF

二、編碼用數(shù)字或某種文字符號(hào)來表示某一對(duì)象和信號(hào)的過程叫編碼。在數(shù)字電路中，十進(jìn)制編碼或某種文字符號(hào)難于實(shí)現(xiàn)，一般采用四位二進(jìn)制數(shù)碼來表示一位十進(jìn)制數(shù)碼，這種方法稱為二—十進(jìn)制編碼，即BCD碼。由于這種編碼的四位數(shù)碼從左到右各位對(duì)應(yīng)值分別為23、22、21、20，即8、4、2、1，所以BCD碼也叫8421碼，其對(duì)應(yīng)關(guān)系如下：第七頁，共四十九頁，2022年，8月28日十進(jìn)制數(shù)01234567898421（BCD碼)0000000100100011010001010110011110001001例如，一個(gè)十進(jìn)制數(shù)369可用8421碼表示為：十進(jìn)制數(shù)：369BCD碼：001101101001除此之外，還有一些其它編碼方式，這里不再介紹。

第八頁，共四十九頁，2022年，8月28日9.2基本邏輯門電路所謂邏輯，是指條件與結(jié)果之間的關(guān)系。輸入與輸出信號(hào)之間存在一定邏輯關(guān)系的電路稱為邏輯電路。門電路是一種具有多個(gè)輸入端和一個(gè)輸出端的開關(guān)電路。由于它的輸出信號(hào)與輸入信號(hào)之間存在著一定的邏輯關(guān)系，所以稱為邏輯門電路。門電路是數(shù)字電路的基本單元。

1.與邏輯與邏輯是指當(dāng)決定事件發(fā)生的所有條件A、B均具備時(shí)，事件F才發(fā)生。如圖9-1所示，只有當(dāng)開關(guān)S1與S2同時(shí)接通時(shí)燈泡才亮。完整地表示輸入輸出之間邏輯關(guān)系的表格稱為真值表。第九頁，共四十九頁，2022年，8月28日若開關(guān)接通為“1”、斷開為“0”燈亮為“1”、不亮為“0”，則圖9-1所示關(guān)系的真值表如表9.1所示。與邏輯通常用邏輯函數(shù)表達(dá)式表示為F＝A·B。

ABF000010100111表4.1真值表圖9–1與邏輯舉例第十頁，共四十九頁，2022年，8月28日2.與門電路實(shí)現(xiàn)與邏輯運(yùn)算的電路叫與門電路，二極管與門電路如圖9-2（a）所示，輸入端A、B代表?xiàng)l件，輸出端F代表結(jié)果。圖9-2與門電路和符號(hào)

(a)二極管“與”門電路；(b)與邏輯符號(hào)

第十一頁，共四十九頁，2022年，8月28日當(dāng)UA=UB=0時(shí)，V1、V2均導(dǎo)通，輸出UF被限制在0.7V；當(dāng)UA=0V，UB=3V時(shí),V1先導(dǎo)通，UF=0.7V，V2承受反壓而截止；當(dāng)UA=3V，UB=0V時(shí)，V2先導(dǎo)通，V1承受反壓而截止；當(dāng)UA=UB=3V時(shí)，V1、V2導(dǎo)通，輸出端電壓UF=3.7V，若忽略二極管壓降，高電平用1、低電平用0代替，其結(jié)果與真值表是一致的，與門電路邏輯符號(hào)如圖9-2（b）所示。邏輯又稱為邏輯乘，邏輯乘的基本運(yùn)算規(guī)則如下：0·0=0，0·1=1，1·0=0，1·1=1第十二頁，共四十九頁，2022年，8月28日

二、或邏輯及或門電路

1.或邏輯或邏輯是指當(dāng)決定事件發(fā)生的各種條件A、B中只要具備一個(gè)或一個(gè)以上時(shí)，事件F就發(fā)生。例如，把兩個(gè)開關(guān)并聯(lián)后與一盞燈串聯(lián)接到電源上，當(dāng)兩只開關(guān)中有一個(gè)或一個(gè)以上閉合時(shí)燈均能亮，只有兩個(gè)開關(guān)全斷開時(shí)燈才不亮，如圖9-3（a）所示，真值表見表9.2，其邏輯函數(shù)表達(dá)式為F＝A+B。2.或門電路用二極管實(shí)現(xiàn)“或”邏輯的電路如圖9-3（b）所示；圖9-3（c）是或門的邏輯符號(hào)。或邏輯又稱為邏輯加，邏輯加的基本運(yùn)算規(guī)則如下：0+0＝0，0+1＝1，1+0＝1，1+1＝1第十三頁，共四十九頁，2022年，8月28日表9.2真值表

ABF000011101111圖9-3或門(a)或邏輯；(b)二極管或門電路；(c)或門邏輯符號(hào)第十四頁，共四十九頁，2022年，8月28日三、非邏輯及非門電路

1.非邏輯非邏輯是指某事件的發(fā)生取決于某個(gè)條件的否定，即某條件成立，這事件不發(fā)生；某條件不成立，這事件反而會(huì)發(fā)生。如圖9-4（a）所示，開關(guān)S接通，燈EL滅；開關(guān)斷開。燈EL亮，燈亮與開關(guān)斷合滿足非邏輯關(guān)系。其真值表見表9.3，其邏表達(dá)式為F=。

2.非門電路用三極管連接的非門如圖9-4（b）所示，在實(shí)際電路中，若電路參數(shù)選擇合適，當(dāng)輸入為低電平時(shí)，三極管因發(fā)射結(jié)反偏而截止，則輸出為高電平；當(dāng)輸入為高電平時(shí)，三極管飽合導(dǎo)通，則輸出為低電平。所以輸入與輸出符合非邏輯關(guān)系，非門也稱為反相器。圖9-4（c）是非門的邏輯符號(hào)。第十五頁，共四十九頁，2022年，8月28日?qǐng)D9-4非門

（a）非邏輯；（b）三極管“非”門電路；（c）非門邏輯符號(hào)

AF0110表9.3真值表第十六頁，共四十九頁，2022年，8月28日將與門、或門、非門組合起來，可以構(gòu)成多種復(fù)合門電路。由與門和非門構(gòu)成與非門。（1）與非門與非門的邏輯功能可概括為：輸入有0，輸出為1；輸入全1，輸出為0。四、復(fù)合門電路第十七頁，共四十九頁，2022年，8月28日由或門和非門構(gòu)成或非門。（2）或非門或非門的邏輯功能可概括為：輸入有1，輸出為0；輸入全0，輸出為1。第十八頁，共四十九頁，2022年，8月28日（2）異或門異或門的邏輯功能可概括為：同出0，異出1。真值表：第十九頁，共四十九頁，2022年，8月28日例9.1兩個(gè)輸入端的與門、或門和與非門的輸入波形如圖9-7所示，試畫出其輸出信號(hào)的波形。解：設(shè)與門的輸出為F1，或門的輸出為F2，與非門的輸出為F3，根據(jù)邏輯關(guān)系其輸出波形如圖9-7(b)所示。

圖9–7例9.1圖

第二十頁，共四十九頁，2022年，8月28日9.3基本邏輯及應(yīng)用邏輯代數(shù)也稱為布爾代數(shù)，是分析和設(shè)計(jì)邏輯電路的一種數(shù)學(xué)工具，可用來描述數(shù)字電路、數(shù)字的結(jié)構(gòu)和特性。邏輯代數(shù)由邏輯變量、邏輯常數(shù)和運(yùn)算符組成。邏輯代數(shù)有“0”和“1”兩種邏輯值，它們并不表示數(shù)量的大小，而表示邏輯“假”與“真”兩種狀態(tài),如開關(guān)的開與關(guān)等。所以，邏輯“1”與邏輯“0”與自然數(shù)1和0有著本質(zhì)的區(qū)別。

一、基本邏輯關(guān)系根據(jù)邏輯門電路的邏輯關(guān)系則有：與邏輯:F＝A·B或邏輯:F＝A+B第二十一頁，共四十九頁，2022年，8月28日非邏輯:F＝

二、邏輯代數(shù)的運(yùn)算法則的基本規(guī)律1.基本運(yùn)算法則0·A=01·A=AA·=0A·A=A0+A=A1+A=1A+=1A+A=A第二十二頁，共四十九頁，2022年，8月28日2.邏輯代數(shù)的基本定律交換律：A·B=B·AA+B=B+A結(jié)合律：ABC=(AB)C=A(BC)A+B+C=(A+B)+C=A+(B+C)分配律：A(B+C)=AB+ACA+BC=(A+B)(A+C)反演律：第二十三頁，共四十九頁，2022年，8月28日3.基本規(guī)律⑴代入規(guī)則：在任何一個(gè)邏輯等式中，對(duì)等式兩邊的同一個(gè)邏輯變量，都用一個(gè)邏輯函數(shù)代入（替代）該變量，則新的邏輯等式依然成立。例題9.6例題9.7⑵對(duì)偶規(guī)則：設(shè)F是一個(gè)邏輯函數(shù)，F(xiàn)與其對(duì)偶函數(shù)F*之間的關(guān)系是兩種互換：與運(yùn)算（·）和或運(yùn)算（+）互換、邏輯常量1與0互換。例題9.8⑶反演規(guī)律：與運(yùn)算（·）和或運(yùn)算（+）互換、邏輯常量1與0互換、原變量與反變量互換。例題9.9第二十四頁，共四十九頁，2022年，8月28日4.邏輯函數(shù)的化簡(jiǎn)一個(gè)最簡(jiǎn)的與-或表達(dá)式應(yīng)當(dāng)滿足以下條件：⑴所含的與相個(gè)數(shù)最少⑵每個(gè)與項(xiàng)中的變量個(gè)數(shù)也最少。邏輯函數(shù)的化簡(jiǎn)方法：公式法、“卡諾圖”法、“克瓦因?馬可拉斯基法”。第二十五頁，共四十九頁，2022年，8月28日例9.2試證：證明推論第二十六頁，共四十九頁，2022年，8月28日例9.3用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)邏輯式：解第二十七頁，共四十九頁，2022年，8月28日9.4組合邏輯電路的分析1、組合邏輯電路的分析如果數(shù)字電路的輸出只決定于電路當(dāng)前輸入，而與電路以前的狀態(tài)無關(guān)，這類數(shù)字電路就是組合邏輯電路。對(duì)組合邏輯電路的分析，就是根據(jù)給定的電路，確定其邏輯功能。對(duì)于比較簡(jiǎn)單的組合邏輯電路，通過列寫邏輯函數(shù)式或真值表及化簡(jiǎn)等過程，即可確定其邏輯功能。對(duì)于較復(fù)雜的電路，則要搭接實(shí)驗(yàn)電路，測(cè)試輸出與輸入變量之間的邏輯關(guān)系，列成表格（功能表），方可分析出其邏輯功能.第二十八頁，共四十九頁，2022年，8月28日

下面通過實(shí)例，說明組合邏輯電路的分析方法。

例9.4分析圖9-18所示電路的邏輯功能。

解（1）寫出該電路輸出函數(shù)的邏輯表達(dá)式。(2)列出函數(shù)的真值表，如表9.9所示。所謂真值表，是在表的左半部分列出函數(shù)中所有自變量的各種組合，右半部分列出對(duì)應(yīng)于每一種自變量組合的輸出函數(shù)的狀態(tài)。(3)可見該電路是判斷三個(gè)變量是否一致的電路。第二十九頁，共四十九頁，2022年，8月28日?qǐng)D9-18不一致判定電路第三十頁，共四十九頁，2022年，8月28日表9.9真值表ABCZ00000011010101111001101111011110第三十一頁，共四十九頁，2022年，8月28日組合邏輯電路的設(shè)計(jì)，一般分下述幾個(gè)步驟：(1)在邏輯圖中，對(duì)每個(gè)門的輸出端加以標(biāo)注；(2)寫出每個(gè)門輸出的邏輯函數(shù)表達(dá)式；(3)將每個(gè)門輸出的邏輯函數(shù)表達(dá)式，進(jìn)行迭代（邏輯運(yùn)算中的代入規(guī)則），并進(jìn)行必要的化簡(jiǎn)，最終得到該組合邏輯電路輸出的（最簡(jiǎn)）邏輯函數(shù)表達(dá)式；(4)寫出真值表并說明該電路的用途。例題：9.12第三十二頁，共四十九頁，2022年，8月28日2組合邏輯部件編碼器所謂編碼，就是用二進(jìn)制碼來表示給定的數(shù)字、字符或信息。一位二進(jìn)制碼有0、1兩種狀態(tài)，n位二進(jìn)制碼有2n種不同的組合。用不同的組合來表示不同的信息，就是二進(jìn)制編碼。我們以8421BCD碼編碼器為例，說明一般編碼器的功能。在這種編碼器的輸入端輸入一個(gè)一位十進(jìn)制數(shù)，通過內(nèi)部編碼，輸出四位8421BCD二進(jìn)制代碼，每組代碼與相應(yīng)的十進(jìn)制數(shù)對(duì)應(yīng)。第三十三頁，共四十九頁，2022年，8月28日下面介紹集成8421BCD碼編碼器C304。圖9-22是其內(nèi)部電路，圖中1～9為對(duì)應(yīng)于數(shù)字1~9的按鍵輸入端。某一鍵按下，該輸入端就向電路輸入高電平。A、B、C、D是編碼輸出端，D是最高位。當(dāng)按下數(shù)字3的鍵時(shí)，DCBA=0011，這可以通過分析電路得到。圖9-23是這種集成電路的一個(gè)實(shí)用電路。第三十四頁，共四十九頁，2022年，8月28日?qǐng)D9-22C304內(nèi)部電路圖第三十五頁，共四十九頁，2022年，8月28日?qǐng)D9-23C304實(shí)用電路第三十六頁，共四十九頁，2022年，8月28日在C304中，數(shù)字0是隱含輸入的。當(dāng)輸入端1～9均為0時(shí)，電路輸出即是0的編碼。在圖10-23所示的實(shí)用電路中，數(shù)字1～9的輸入鍵接入C304的相應(yīng)輸入端，0號(hào)鍵接空端(開路腳)NC。由于按0號(hào)鍵和不按任何鍵，BCD碼輸出都是0000，為了區(qū)別這種情況，電路中用了三個(gè)或門，形成群信號(hào)Gs。當(dāng)按動(dòng)0～9這10個(gè)鍵中的任一鍵時(shí)，Gs=1；不按鍵時(shí)，Gs=0。這樣，接收電路就可依此判定輸出端的四個(gè)0是表示輸入了數(shù)字0還是沒有按鍵。有些計(jì)算機(jī)鍵盤的數(shù)字輸入邏輯電路就用的是C304。第三十七頁，共四十九頁，2022年，8月28日譯碼器譯碼是編碼的逆過程。譯碼器將輸入的二進(jìn)制代碼轉(zhuǎn)換成與代碼對(duì)應(yīng)的信號(hào)。若譯碼器輸入的是n位二進(jìn)制代碼，則其輸出端子數(shù)N≤2n。N=2n稱為完全譯碼，N<2n稱為部分譯碼。第三十八頁，共四十九頁，2022年，8月28日1.3-8譯碼器74LS138，就是用三位二進(jìn)制碼輸入，具有八個(gè)輸出端子的完全譯碼器。它的三個(gè)輸入端的每一種二進(jìn)制碼組合，代表某系統(tǒng)的八種狀態(tài)之一。當(dāng)八種狀態(tài)的某一種狀態(tài)存在而向74LS138三個(gè)輸入端輸入對(duì)應(yīng)于該狀態(tài)的二進(jìn)制碼時(shí)，八個(gè)輸出端中對(duì)應(yīng)于這個(gè)狀態(tài)的輸出端輸出低電平，其它輸出端輸出高電平。第三十九頁，共四十九頁，2022年，8月28日分析圖9-19所示電路的邏輯功能：該電路有八個(gè)輸出端～,當(dāng)E1=1、不成立時(shí)，與門輸出低電平0，封鎖了輸出端八個(gè)與非門，電路不能工作；當(dāng)E1=1、成立時(shí)，上述封鎖作用消失，輸出端的狀態(tài)隨輸入信號(hào)A2、A1、A0的變化而變化，電路工作。E1、、三個(gè)輸入端可以使電路工作或者不工作，故稱它們?yōu)槭鼓芏?。第四十頁，共四十九頁?022年，8月28日?qǐng)D10-193-8譯碼器邏輯電路圖第四十一頁，共四十九頁，2022年，8月28日當(dāng)A2A1A0=101時(shí)，A1的低電平使、、、輸出高電平，A0的高電平進(jìn)一步使